申请/专利权人：京东方科技集团股份有限公司;绵阳京东方光电科技有限公司

申请日：2018-06-13

公开（公告）日：2021-09-21

公开（公告）号：CN108735136B

主分类号：G09G3/00(20060101)

分类号：G09G3/00(20060101);G01R31/26(20140101)

优先权：

专利状态码：有效-授权

法律状态：2021.09.21#授权;2018.11.27#实质审查的生效;2018.11.02#公开

摘要：本发明提供一种显示基板、测试电路和测试方法，其中测试方法包括：将调节电路的第一节点与第一信号提供单元的输出端连接；将N组待测元件的输出端所连接的第二节点与所述第一信号提供单元的输入端连接；开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值；根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值，所述平均电源特性取值即为所述N组待测元件中的每个待测元件的电源特性取值。这样，针对N组待测元件同时测量，可以有效分担测量误差，且增设的调节电路能够对测试电路进行平衡和补偿调节，即可有效提高待测元件的电源特性的测量精度。

主权项：1.一种显示基板，其特征在于，包括：衬底基板；位于所述衬底基板的测试区的N组待测元件，N组待测元件间隔设置于所述衬底基板上，每个待测元件均包括输入端和输出端，其中，N为大于1的正整数；位于所述衬底基板的测试区的调节电路，所述调节电路包括第一节点、第二节点和N个支路，所述N个支路并联，每个支路的输入端均连接到所述第一节点，每个支路的输出端连接到对应待测元件的输入端，每个待测元件的输出端均连接到所述第二节点；所述待测元件为薄膜晶体管，所述薄膜晶体管包括栅极、漏极和源极，所述调节电路还包括第三节点；每个支路的输出端连接到一组待测元件的栅极，每个待测元件的漏极均连接到所述第二节点，每个待测元件的源极均连接到所述第三节点；所述N组待测元件的源极按照第一顺序，依次连接到所述第三节点；所述N组待测元件的漏极按照所述第一顺序的逆序，依次连接到所述第二节点。

全文数据：一种显示基板、测试电路和测试方法技术领域[0001]本发明涉及测试技术领域，特别涉及一种显示基板、测试电路和测试方法。背景技术[0002]随着显示技术的发展，显示器件的体积也越来越小。在需要对显示器件的显示基板上所包含的元件进行电源特性测试时，由于待测元件的体积较小，测量的单个待测元件的电源特性取值也较小。这样，就会导致待测元件的电源特性测试的误差较大，电源特性的测试准确性较低。[0003]可见，现有针对待测元件的电源特性测试方案存在测试准确性较低的技术问题。发明内容[0004]本发明实施例提供一种显示基板、测试电路和测试方法，以解决现有针对待测元件的电源特性测试方案存在测试准确性较低的技术问题。[0005]为了达到上述目的，本发明实施例提供的具体方案如下：[0006]第一方面，本发明实施例提供了一种显不基板，包括：[0007]衬底基板；[0008]位于所述衬底基板的测试区的N组待测元件，N组待测元件间隔设置于所述衬底基板上，每个待测元件均包括输入端和输出端，其中，N为大于1的正整数；[0009]位于所述衬底基板的测试区的调节电路，所述调节电路包括第一节点、第二节点和N个支路，所述N个支路并联,每个支路的输入端均连接到所述第一节点，每个支路的输出端连接到对应待测元件的输入端，每个待测元件的输出端均连接到所述第二节点。[0010]可选的，所述待测元件为薄膜晶体管，所述薄膜晶体管包括栅极、漏极和源极，所述调节电路还包括第三节点；[0011]每个支路的输出端连接到一组待测元件的栅极，每个待测元件的漏极均连接到所述第二节点，每个待测元件的源极均连接到所述第三节点。[0012]可选的，所述N组待测元件的源极按照第一顺序，依次连接到所述第三节点；[0013]所述N组待测元件的漏极按照所述第一顺序的逆序，依次连接到所述第二节点。[0014]可选的，每个支路包括一条导线。_[0015]第二方面，本发明实施例提供了一种测试电路，用于对第一方面所述的显亦基板进行测试，所述测试电路包括：[0016]第一信号提供单元，所述第一信号提供单元的输出端用于与所述显示基板的第一节点连接，所述第一信号提供单元的输入端用于与所述显示基板的第二节点连接。[0017]可选的，所述测试电路还包括:第二彳目号提供单兀，所述第一彳目号提供单兀的知出端用于与所述显示基板的第三节点连接，所述第二信号提供单元的输入端用于与所述显示基板的第二节点连接。[0018]可选的，所述第一信号提供单元和所述第二信号提供单元均为供电电源；[0019]1¾对所述显示基板进行测试时，臟第二信号提供单元的正臓显示基板的第三节点连接，所述第二信号提供单元的负极与所接^口垆㈣一的㈣与[0020]所述第一信号提供单元的正极与所述第一下点连接，弟一彳曰^丨疋仏单兀的J、极与所沐第一节占连接.或者[0021]所g第一信号提供单元的负极与所述第一节点连接，所述第一信号提供单元的正[0022]第本发明实施例提供了一种测试方法，应用如第二方面所述的测试电路，所述测试方法包括：__I、[0023]将调节电路的第一节点与第一信号提供单元的输出端连接；一[0024]将]^组待测元件的输出端所连接的第二节点与所述第一信号提供单元的输入端连接；_[0025]开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值；[0026]根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值，所述平均电源特性取值即为所述N组待测兀件中的每个待测兀件的电源特性取值。[0027]可选的，所述待测元件为薄膜晶体管；_[0028]所述将调节电路的第一节点与第一信号提供单兀的输出端连接，将N组待测兀件的输出端所连接的第二节点与所述第一信号提供单元的输入端连接的步骤，包括：一[0029]将所述第一信号提供单元的正极与所述第一节点连接，将所述第一信号提供单元的负极与所述第二节点连接，或者，将所述第一信号提供单元的负极与所述第一节点连接，将所述第一信号提供单元的正极与所述第二节点连接；[0030]将第二信号提供单元的正极与所述显示基板的第三节点连接；[0031]将所述第二信号提供单元的负极与所述第二节点连接。[0032]可选的，电源特性取值为电流值；[0033]所述开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值的步骤，包括：[0034]开启所述第一信号提供单兀和所述第二信号提供单兀；[0035]获取所述第二节点与所述第三节点之间的总电流值；[0036]所述根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值的步骤，包括：[0037]根据所述第二节点与所述第三节点之间的总电流值和待测元件的总数，计算每个待测元件的平均电流值。[0038]本发明实施例中，所提供的显示基板的测试区设置有N组间隔设置的待测元件，以及用于调节电源分配的调节电路。此外，还提供测试电路，测试电路的第一信号提供单元用于为显示基板的N组待测元件提供电信号，以获得N组待测元件的总电源特性取值，然后再根据所包含的待测元件的总数，计算每个待测元件的电源特性取值。这样，针对N组待测元件同时测量，可以有效分担测量误差，且增设的调节电路能够对测试电路进行平衡和补偿调节，即可有效提高待测元件的电源特性的测量精度。附图说明[0039]为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。[0040]图1为本发明实施例提供的一种显示基板的结构示意图；[0041]图2为本发明实施例提供的另一种显示基板的结构示意图；[0042]图3为本发明实施例提供的一种测试电路与显示基板连接的结构示意图；[0043]图4为本发明实施例提供的一种测试方法的流程示意图。具体实施方式[0044]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0045]参见图1，为本发明实施例提供的一种显示基板的结构示意图。如图1和图2所示，一种显示基板100,包括：[0046]衬底基板11〇;[0047]位于所述衬底基板110的测试区111的N组待测元件120，N组待测元件120间隔设置于所述衬底基板110上，每个待测元件120均包括输入端和输出端，其中，N为大于1的正整数；[0048]位于所述衬底基板110的测试区111的调节电路130，所述调节电路130包括第一节点I32、第二节点I33和N个支路131，所述N个支路131并联，每个支路131的输入端均连接到所述第一节点132,每个支路U1的输出端连接到对应待测元件120的输入端，每个待测元件120的输出端均连接到所述第二节点133。[0049]本实施例中，所提供的显示基板100包括衬底基板11〇、待测元件丨〗。和调节电路130，衬底基板110为所述显示基板100的主要承载结构，待测元件120和调节电路丨3〇均设置于所述衬底基板110上的测试区111。[0050]待测元件120为显示基板100的功能元件，将待测元件12〇设置于衬底基板no上之后，可以直接在该衬底基板110上在线测试待测元件12〇的电源特性。相较于将待测元件12〇拆下后放置于专用的测试系统中的实验室测试方案，本方案提供的显示基板100可以在线测试待测元件120,以有效减少待测元件120的损坏率和测试耗时。[0051]衬底基板110上设置的待测元件12〇有N组，N为大于1的正整数，每组待测元件12〇包括至少一个待测元件120。在衬底基板110的测试区111，N组待测元件120间隔设置，相邻待测元件120之间互不接触。[0052]调节电路13〇用于平衡待测元件120测试用的电路，调节电路130也可以设置于衬底基板110的测试区111。调节电路13〇可以包括第一节点1：32、第二节点133和N个支路131，每个支路1：31对应一组待测元件120。调节电路130的具体连接方案为:N个支路131相互并联，每个支路131的输入端均连接到第一节点132,每个支路131的输出端连接到对应组的待测元件120的输入端上，然后再将每个待测元件120的输出端均连接到第二节点133上。[0053]其中，每个支路131用于均分所接收的电信号，并传输到对应组的待测元件120上。因此，每个支路131可以仅包括一条导线，实现基本的电信号传输功能。此外，在其他复杂测试电路中，每个支路131上还可以包括一些电阻、电容等调节元件，以更好地均衡电信号或者方便测量，在此不做限定。[0054]上述连接关系中，所述第一节点132和或第二节点133可以为一个独立设置的公用节点，相应支路131或者待测元件120的传输端均连接到该公用节点上。所述第一节点132和或第二节点133也可以为相应的多个传输端并联形成的一个公用节点，不作限定。可选的，N个并联支路及所连接的待测元件，较为整齐的排列在一条直线上。然后，在将N个并联支路的传输端连接到该公用节点时，需要按照N个并联支路的排列顺序，将该公用节点连接到靠近这一排N个并联支路的中心位置，以保证N个并联支路能够均等的接入电路。[0055]在本实施例中，所述待测元件120可以为二极管、三极管等电性元件。若待测元件120为二极管等具有两个传输端的电性元件，则上述调节电路130即可有效调节该电性元件的两个传输端之间的电源特性。若待测元件120为三极管等具有三个或者三个以上传输端的电性元件，则所述调节电路130还可以包括但不限于第三节点134,用于串接待测元件120的其他传输端。[0056]待测元件120及调节电路130在衬底基板110上加工完成后，可以在衬底基板110上施加测试电路，为待测元件120及所连接的调节电路130提供电信号，即可获得N组待测元件12〇的总电源特性值，再通过计算平均值等方式，即可获得每个或者每组待测元件120的电源特性值。[0057]本实施例的显示基板1〇〇,将衬底基板11〇上的N组待测元件120同时测量，可以有效分担测量误差。并且，增设调节电路130平衡和补偿调节，减少N组待测元件120连接过程中可能造成的衰减，进一步提高了待测元件120的电源特性的衰减误差。[0058]在一种具体实施方式中，所述待测元件120可以为薄膜晶体管（thinfilmtransistor，简称TFT，所述薄膜晶体管包括栅极Gate，简称G、漏极Drain，简称D和源极Source，简称S，所述调节电路130还包括第三节点134;[0059]每个支路131的输出端连接到一组待测元件120的栅极，每个待测元件120的漏极均连接到所述第二节点133,每个待测元件120的源极均连接到所述第三节点134。[0060]若待测元件120为设置于衬底基板110上的薄膜晶体管，薄膜晶体管包括栅极、漏极和源极，则相应的，调节电路130还需要增设第三节点134。具体的连接过程为：[0061]将N个支路131中的每个支路131的输入端连接均到第一节点132,将每个支路131的输出端连接到一组待测元件120中的每个待测元件120的栅极，将每个待测元件120的漏极均连接到第二节点133，将待测元件120的源极连接到第三节点134。这样，第一节点132接收到电信号后，均分到每个支路131对应组的每个待测元件120的栅极上。当第一节点接收到的电压超过预设阈值时，薄膜晶体管打开，源极与漏极之间导通，以保持薄膜晶体管的导通状态，维持薄膜晶体管的电压。[0062]然后，全部待测元件120的漏极均连接到第二节点133,且全部元件的漏极均连接到第三节点1M。将第二节点133和第三节点134串接到一个信号提供单元上，源极输入的信号可以传输到漏极，即可监测第二节点133与第三节点134之间的电源特性，进而获取全部待测元件120的总电源特性值。[0063]进一步的，所述N组待测元件120的源极按照第一顺序，依次连接到所述第二节点134；[0064]所述N组待测元件120的漏极按照所述第一顺序的逆序，依次连接到所述第二节点133。[0065]本实施方式，针对待测元件120为薄膜晶体管时，调节电路13〇与薄膜晶体管的源极和漏极的连接方案进一步优化。定义N组待测元件120中的全部待测元件120按照第一顺序排布，并使得N组待测元件120的源极按照第一顺序，依次连接到第三节点134上，且使得该N组待测元件120的漏极按照第一顺序的逆序，依次连接到第二节点133上。[0066]这样，全部待测元件120在测试过程中，电信号按照第一顺序，依次传输到每一个待测元件120的源极，再按照第一顺序的逆序，从待测元件12〇的漏极输出。电信号走向为先进后出，后进先出的排布顺序，可以有效避免电信号从一个或者部分待测元件120内经过后较大程度衰减导致测量效果较差的技术问题。[0067]参见图3,为本发明实施例提供的一种测试电路连接显示基板1〇〇的结构示意图，用于对上述图1或者图2所示的实施例提供的显示基板100进行测试。如图3所示，一种测试电路，包括：_[0068]第一信号提供单元210,所述第一信号提供单元21〇的输出端用于与所述显示基板1〇〇的第一节点132连接，所述第一信号提供单元210的输入端用于与所述显示基板100的第二节点133连接。[0069]所述测试电路包括第一信号提供单元210,用于为所测试的显示基板1〇〇上的N组待测元件120提供电信号。可以直接将该测试电路的第一信号提供单元21〇连接到显示基板100的测试区111，实现生产线在线测试。[0070]具体的，将第一信号提供单元210的输出端连接到显示基板1〇〇的第一节点132,并且将第一信号提供单元210的输入端连接到显示基板100的第二节点133,这样，即可将显示基板100上的N个待测元件120和调节电路130接入到闭合测试回路中，实现对显示基板1〇〇上的待测元件120的电源特性测试。[0071]本实施例提供的测试方法，在显示基板100上直接对N组待测元件120进行测量，提高元件测试的及时性和准确性，减少元件移动损坏的情况，节省了复杂的移动测试操作。N组待测元件120同时测量，增设调节电路130进行平衡和补偿，减少了测量误差以及直接连接可能造成的电信号衰减，极大程度地提高了测量精度。[0072]在上述实施例的基础上，如图3所示，针对待测元件120为薄膜晶体管的情况，所述测试电路还包括：_[0073]第二信号提供单元220,所述第二信号提供单元220的输出端用于与所述显示基板1〇〇的第三节点134连接，所述第二信号提供单元220的输入端用于与所述显示基板100的第二节点133连接。[0074]待测元件120为薄膜晶体管时，包括栅极、漏极和源极，此时需要增设第二信号提供单元220提供电信号。将第二信号提供单元220的输出端与显示基板100的第三节点134连接，将第二信号提供单元22〇的输入端与显示基板的第二节点连接。这样，S卩可以形成两个闭合回路：由第一信号提供单元210与业不巷枫叫果二下7$接形成的第-1¾合刚，其二是由第二信号提供单元22Q示纖剛的第:"^、;^』第三节点134连接形成的第二闭合回路。其中，第一闭合回路的电压超过预设阈值，使待薄膜晶体管的源极与漏极之间导通，保持待测元件120本身的电源电压的稳走。弟一闭13回路则用于测试待测元件120的电源特性。一一1D+a«•M[0075]在一种具体实施方式中，所述第一信号提供单兀210和所述弟二彳目可如供单兀22〇均为供电电源；^_[0076]在对所述显示基板100进行测试时，所述第二信号提供单元220的正极与所述显不基板100的第三节点134连接，所述第二信号提供单元220的负极与所述第二节f13链接;一[0077]所述第一信号提供单元210的正极与所述第一节点132连接，第一信号提供单元210的负极与所述第二节点133连接;或者^a+a^^[0078]所述第一信号提供单元210的负极与所述第一节点132连接，所述第一彳目疋彳，、单元210的正极与所述第二节点133连接。iAmm—[0079]若对显示基板100进行测试，所述第一信号提供单元210和所述第二彳目号提^单元220均为供电电源。第二闭合回路负责电源特性的测量，则该第二闭合回路中，将所述第;1信号提供单元220的正极与所述显示基板1〇〇的第三节点134连接，该第三节点134与全部^测元件120的源极连接，所述第二信号提供单元220的负极与所述第二节点133连接，该第二节点133与全部待测元件120的漏极连接。、—[0080]第一信号提供单元210打开薄膜晶体管的源极和漏极的信号通道，为待测元件120提供稳压信号，第一信号提供单元210的两传输端分别连接到待测元件120的栅极和漏极，具体连接方案可以有两种。[0081]其一，将第一信号提供单元210的正极连接到第一节点132,第一节点132经由N个并联的支路131连接到全部待测元件〖2〇的栅极，将第二信号提供单元220的负极连接到第二节点133,第二节点133连接到全部待测元件120的漏极。此连接方案可以适用于沟道类型为P型的薄膜晶体管。[0082]其二，将第二信号提供单元220的负极连接到第一节点132,第一节点132经由N个并联的支路131连接到全部待测元件120的栅极，将第二信号提供单元220的正极连接到第二节点133,第二节点133连接到全部待测元件120的漏极。此连接方案可以适用于沟道类型为N型的薄膜晶体管。[0083]所提供的测试电路，针对显示基板100上的薄膜晶体管测试，提供一个信号提供单元保持薄膜晶体管的正常导通状态和稳压状态，另外提供一个信号提供单元连接闭合测试回路以获取电源特性取值。测量精度高，衰减较小，操作简便。_[0084]参见图4,本发明实施例还提供了一种测试方法，应用如上述图3^示的实施例提供的测试电路，对上述图1或者图2所示的显示基板100进行测试。如图4所示，所述测试方法包括：[0085]步骤401、将调节电路的第一节点与第一信号提供单元的输出端连接；_[0086]步骤402、将N组待测元件的输出端所连接的第二节点与所述第一信号提供单元的输入端连接；_[0087]步骤403、开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值；[0088]步骤404、根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值，所述平均电源特性取值即为所述N组待测元件中的每个待测元件的电源特性取值。[0089]应用测试电路对显示基板100上的待测元件120测试，测试电路包括第一信号提供单元210,显示基板100上设置有待测元件120和调节电路130。具体的测试过程包括：[0090]调节电路130的第一节点132与N个并联支路131的输入端连接，将第一节点132与第一信号提供单元210的输出端连接。N个并联支路131中的每个支路131的输出端与对应组的全部待测元件120的输入端连接，且全部待测元件120的输出端均连接到第二节点133,将第二节点133与第一信号提供单元210的输入端连接，这样，即可形成一个闭合测试回路。[0091]接着，开启第一信号提供单元210,为N组待测元件120提供电信号。待电路稳定，SP可获取N组待测元件120的总电源特性取值。全部待测元件120分为N组待测元件120连接到电路，每组待测元件120接收的电信号是基本相等的，不存在较大衰减。因此，所获得的总电源特性取值，即可为全部待测元件120的电源特性取值的总和。[0092]获取N组待测元件120所包含的待测元件120的总数，将总电源特性取值除以待测元件120的总数，即可获得平均电源特性取值，即可以将该平均电源特性取值作为每一个待测元件120的电源特性取值。[0093]在一种具体实施方式中，所述待测元件12〇可以为薄膜晶体管；[0094]上述实施例所述的步骤中，将调节电路13〇的第一节点132与第一信号提供单元210的输出端连接，将N组待测元件120的输出端所连接的第二节点I33与所述第一信号提供单元210的输入端连接，具体实现方式可以包括：[0095]将所述第一信号提供单元210的正极与所述第一节点132连接，将所述第一信号提供单元21〇的负极与所述第二节点133连接，或者，将所述第一信号提供单元210的负极与所述第一节点132连接，将所述第一信号提供单元21〇的正极与所述第二节点133连接；[0096]将第二信号提供单元220的正极与所述显示基板1〇〇的第三节点134连接；[0097]将所述第二信号提供单元220的负极与所述第二节点133连接。[0098]本实施方式，针对待测元件120为薄膜晶体管的情况，测试电路的第一信号提供单元210为待测元件120提供稳压信号，第二彳目号提供单兀输出电彳目号至待测兀件丨2〇,用于待测元件120的电源特性的测试。、[0099]将所述第二信号提供单元220的正极与所述显示基板1〇〇的第三节点134连接，该第三节点134与全部待测元件120的源极连接，所述第二信号提供单元220的负极与所述第二节点133连接，该第二节点133与全部待测元件120的漏极连接。[0100]将第一信号提供单元210的正极连接到第一节点132,将负极连接到第二节点133，或者是将负极连接到第一节点132,将正极连接到第一节点133。[0101]具体的，电源特性取值可以为电流值；[0102]所述开启所述第一信号提供单元210，获取所述N组待测兀件12〇的总电源特性取值的步骤，包括：_[0103]开启所述第一信号提供单元210和所述第二信号提供单元22〇;[0104]获取所述第二节点133与所述第三节点134之间的总电流值；一[0105]所述根据所述总电源特性取值和所述N组待测元件120所包含的待测元件120的总数，计算平均电源特性取值的步骤，包括：[0106]根据所述第二节点133与所述第三节点134之间的总电流值和待测元件120的总数，计算每个待测元件120的平均电流值。[0107]将N组待测元件120的源极连接到第二信号提供单元220的正极，将漏极连接到第二信号提供单元220的负极，将栅极所连接的第一节点132连接到第一信号提供单元21〇的正极或者负极，将第一信号提供单元210的另一传输电极连接到待测元件120的漏极上，以形成完整的闭合回路，提供待测元件120的稳压信号。[0108]开启第一信号提供单元210和第二信号提供单元220后，采集第二节点133与第三节点134之间的总电流值，再根据待测元件120的总数，计算每个待测元件120的平均电流值。当然，本实施例还可以用来计算待测元件120的高开关电流比（I〇nI〇ff等电源特性取值。[0109]在一种具体实施方式中，设定显示基板100总共设置有1〇〇个待测元件120,可以将这100个待测元件120分为4组，S卩N取4,每组待测元件120包括25个。这样，调节电路130也设置为包括4个并联支路131,每个支路131的输入端经由第一节点132连接到第二信号提供单元220的正极或者负极，每个支路131的输出端连接到一组待测元件120内的全部待测元件120的栅极。然后，再将每个待测元件120的源极经由第三节点134连接到第二信号提供单元220的正极，将每个待测元件120的漏极经由第二节点133连接到第二信号提供单元220的负极，即可对N组待测元件120进行电源特性测试。[0110]在一种具体实施方式中，考虑到现有的显示基板在测试时，所使用的测试总电路可能为排测电路，每个排测电路包括设置在一排的一共12个测试电极，这12个测试电极需要同时接入测试电路。而上述本实施例提供的一套测试电路仅包括源极、栅极和漏极这3个电极。因此，在使用这种特定的排测电路测试本实施例提供的待测元件的电源特性时，可以将四套测试电路及显示基板并排连接到该排测电路上进行测试，也可以仅将1套、2套或者3套的测试电路及显示基板连接到该排测电路上，将多余的测试电极悬空即可，不影响其他测试电路及显示基板的正常测试。若有其他类型的排测电路，可以依据类似方案进行连接，不作限定。本实施例提供的测试方法，针对显示基板上的薄膜晶体管测试，提供一个信号提供单元保持薄膜晶体管的正常工作状态和稳压状态，另外提供一个信号提供单元连接闭合测试回路以获取电源特性取值。测量精度高，衰减较小，操作简便。本发明实施例提供的测试方法的具体实施过程可以参见上述实施例提供的显示基板和测试电路的具体实施过程，在此不再一一赘述。[0112]以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

权利要求：1.一种显示基板，其特征在于，包括：衬底基板；位于所述衬底基板的测试区的N组待测元件，N组待测元件间隔设置于所述衬底基板上，每个待测元件均包括输入端和输出端，其中，N为大于1的正整数；位于所述衬底基板的测试区的调节电路，所述调节电路包括第一节点、第二节点和N个支路，所述N个支路并联，每个支路的输入端均连接到所述第一节点，每个支路的输出端连接到对应待测元件的输入端，每个待测元件的输出端均连接到所述第二节点。2.根据权利要求1所述的显示基板，其特征在于，所述待测元件为薄膜晶体管，所述薄膜晶体管包括栅极、漏极和源极，所述调节电路还包括第三节点；每个支路的输出端连接到一组待测元件的栅极，每个待测元件的漏极均连接到所述第二节点，每个待测元件的源极均连接到所述第三节点。3.根据权利要求2所述的显示基板，其特征在于，所述N组待测元件的源极按照第一顺序，依次连接到所述第三节点；所述N组待测元件的漏极按照所述第一顺序的逆序，依次连接到所述第二节点。4.根据权利要求1至3中任一项所述的显示基板，其特征在于，每个支路包括一条导线。5.—种测试电路，其特征在于，用于对权利要求1至4中任一项所述的显示基板进行测试，所述测试电路包括：第一信号提供单元，所述第一信号提供单元的输出端用于与所述显示基板的第一节点连接，所述第一信号提供单元的输入端用于与所述显示基板的第二节点连接。6.根据权利要求5所述的测试电路，其特征在于，所述测试电路还包括:第二信号提供单元，所述第二信号提供单元的输出端用于与所述显示基板的第三节点连接，所述第二信号提供单元的输入端用于与所述显示基板的第二节点连接。_7.根据权利要求6所述的测试电路，其特征在于，所述第一信号提供单元和所述第二信号提供单元均为供电电源；___在对所述显示基板进行测试时，所述第二信号提供单元的正极与所述显示基板的第三节点连接，所述第二信号提供单元的负极与所述第二节点连接；一所述第一信号提供单元的正极与所述第一节点连接，第一信号提供单元的负极与所述第二节点连接;或者所述第一信号提供单元的负极与所述第一节点连接，所述第一信号提供单元的正极与所述第二节点连接。、、、8.—种测试方法，其特征在于，应用如权利要求5至7中任一项所述的测试电路，所述测试方法包括：将调节电路的第一节点与第一信号提供单元的输出端连接；一、将N组待测元件的输出端所连接的第二节点与所述第一信号提供单元的输入端连接•’开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值；根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值，所述平均电源特性取值即为所述N组待测元件中的每个待测元件的电源特性取值。9.根据权利要求8所述的测试方法，其特征在于，所述待测元件为薄膜晶体官；所诛炉书串路的第一节点与第一信号提供单元的输出端连接，将N组待测元件的输出端弓所述第一信号提供单元的输入端连接的步骤，包括：一将所述第一信号提供单元的正极与所述第一节点连接，将所述弟一信号提供单兀的负极与所述第二节点连接，或者，将所述第一彳目号提供单兀的负极与所述弟一'"P点连接，将所述第一信号提供单元的正极与所述第二节点连接；将第二信号提供单元的正极与所述显不基板的第二节点连接；将所述第二信号提供单元的负极与所述第二节点连接。10.根据权利要求9所述的测试方法，其特征在于，电源特性取值为电流值；所述开启所述第一信号提供单元，获取所述N组待测元件的总电源特性取值的步骤，包括：开启所述第一信号提供单元和所述第二信号提供单元；获取所述第二节点与所述第三节点之间的总电流值；所述根据所述总电源特性取值和所述N组待测元件所包含的待测元件的总数，计算平均电源特性取值的步骤，包括：根据所述第二节点与所述第三节点之间的总电流值和待测元件的总数，计算每个待测元件的平均电流值。

百度查询： 京东方科技集团股份有限公司;绵阳京东方光电科技有限公司 一种显示基板、测试电路和测试方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD