申请/专利权人:上海华力集成电路制造有限公司
申请日:2022-06-28
公开(公告)日:2022-09-16
公开(公告)号:CN115064594A
主分类号:H01L29/78
分类号:H01L29/78;H01L21/336;H01L27/088;H01L21/8234
优先权:
专利状态码:在审-实质审查的生效
法律状态:2022.10.04#实质审查的生效;2022.09.16#公开
摘要:本发明公开了一种改善MV器件的GIDL效应的结构,MV器件包括:第一栅极结构,由第一栅介质层和第一栅极导电材料层叠加而成。在第一栅极导电材料层的侧面形成有第一层侧墙。在半导体衬底上形成有和第一层侧墙的外侧面自对准的源漏凹槽,第二层侧墙自对准形成于第一层侧墙的外侧面以及源漏凹槽的内侧面。源漏区形成于源漏凹槽底部表面暴露的半导体衬底中且和第二层侧墙的外侧面自对准。本发明还公开了一种改善MV器件的GIDL效应的方法。本发明能减少MV器件的GIDL漏电流。
主权项:1.一种改善MV器件的GIDL效应的结构,其特征在于,MV器件包括:第一栅极结构,所述第一栅极结构由形成于半导体衬底表面的第一栅介质层和第一栅极导电材料层叠加而成;在所述第一栅极导电材料层的侧面形成有第一层侧墙;在所述MV器件的形成区域中,在所述半导体衬底上形成有源漏凹槽,所述源漏凹槽的内侧面和所述第一层侧墙的外侧面自对准,所述源漏凹槽是通过将所述源漏凹槽形成区域的所述第一栅介质层和所述半导体衬底去除形成的;第二层侧墙自对准形成于所述第一层侧墙的外侧面以及所述源漏凹槽的内侧面;源漏区形成于所述源漏凹槽底部表面暴露的所述半导体衬底中且所述源漏区和所述第二层侧墙的外侧面自对准;所述源漏凹槽的深度用于设置所述源漏区和所述第一栅极导电材料层之间的间距,通过增加源漏凹槽的深度来增加所述源漏区和所述第一栅极导电材料层之间的间距并从而降低GIDL漏电。
全文数据:
权利要求:
百度查询: 上海华力集成电路制造有限公司 改善MV器件的GIDL效应的结构和方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。