申请/专利权人：斯兰纳亚洲有限公司

申请日：2021-05-05

公开（公告）日：2023-01-13

公开（公告）号：CN115606005A

主分类号：H01L29/66

分类号：H01L29/66;H01L29/78

优先权：["20200520 US 16/879,046"]

专利状态码：在审-实质审查的生效

法律状态：2023.05.12#实质审查的生效;2023.01.13#公开

摘要：一种用于形成半导体装置的方法涉及提供半导体晶片，所述半导体晶片具有第一导电性类型的作用层。在所述作用层上形成具有第一及第二栅极多晶硅的第一及第二栅极。在所述作用层上形成第一掩模区域。使用所述第一掩模区域、所述第一栅极多晶硅及所述第二栅极多晶硅作为掩模，在所述第一栅极与所述第二栅极之间形成第二导电性类型的深阱、所述第二导电性类型的浅阱、所述第一导电性类型的源极区域以及所述第二导电性类型的第一及第二沟道区域。使用一个或多个第二掩模区域，在所述作用层中形成所述第一导电性类型的第一及第二漂移区域、所述第一导电性类型的第一及第二漏极区域以及所述第二导电性类型的源极连接区域。

主权项：1.一种用于形成半导体装置的方法，其包括：提供半导体晶片，所述半导体晶片具有衬底层及第一导电性类型的作用层；在所述作用层上形成第一栅极，所述第一栅极包括第一栅极多晶硅；在所述作用层上形成第二栅极，所述第二栅极从所述第一栅极横向安置且包括第二栅极多晶硅；在所述作用层上形成第一掩模区域；使用所述第一掩模区域、所述第一栅极多晶硅及所述第二栅极多晶硅作为掩模，在所述作用层中于所述第一栅极与所述第二栅极之间形成第二导电性类型的深阱、所述第二导电性类型的浅阱、所述第一导电性类型的源极区域及沟道区域，所述沟道区域被分割为所述第二导电性类型的第一沟道区域及所述第二导电性类型的第二沟道区域；以及使用一个或多个第二掩模区域，在所述作用层中形成所述第一导电性类型的第一漂移区域、所述第一导电性类型的第二漂移区域、所述第一导电性类型的第一漏极区域、所述第一导电性类型的第二漏极区域及所述第二导电性类型的源极连接区域。

全文数据：

权利要求：

百度查询： 斯兰纳亚洲有限公司 LDMOS架构及形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD