申请/专利权人：日升存储公司

申请日：2018-06-19

公开（公告）日：2024-02-06

公开（公告）号：CN111033625B

主分类号：G11C16/04

分类号：G11C16/04

优先权：["20170620 US 62/522,666","20170620 US 62/522,661","20170620 US 62/522,665","20170825 US 62/550,553"]

专利状态码：有效-授权

法律状态：2024.02.06#授权;2020.05.12#实质审查的生效;2020.04.17#公开

摘要：一种存储器结构包括：半导体衬底；在半导体衬底的表面上方形成的有源条带的第一堆叠体和有源条带的第二堆叠体；储存层；以及多个导体，每个导体沿实质上垂直于平坦表面的第三方向纵向延伸，从而在每个有源条带中形成至少一个NOR串，每个NOR串包括多个储存晶体管。本发明还提供了支柱结构，该支柱结构有助于在高纵横比的结构上进行蚀刻步骤，其增强了高纵横比的存储器堆叠体中的机械稳定性。

主权项：1.一种存储器结构，包括：半导体衬底，所述半导体衬底具有实质上平坦表面；有源条带的第一堆叠体和有源条带的第二堆叠体，所述有源条带的第一堆叠体和所述有源条带的第二堆叠体形成在所述半导体衬底的表面上方且沿第一方向以预先确定的距离分开，其中有源条带的每个堆叠体包括两个或更多个有源条带，所述两个或更多个有源条带彼此叠置在两个或更多个隔离的平面上且在实质上平行于所述平坦表面第二方向上实质上彼此纵向对准，并且其中每个有源条带包括设置在第二半导体层与第三半导体层之间的第一导电类型的第一半导体层，所述第二半导体层和所述第三半导体层各自为第二导电类型，所述第一半导体层、所述第二半导体层和所述第三半导体层各自包括多晶硅或硅锗；储存层；以及多个导体，每个导体沿实质上垂直于所述平坦表面的第三方向纵向延伸，每个导体位于所述导体的组内，所述导体的组设置在有源条带的所述第一堆叠体与有源条带的所述第二堆叠体之间，且所述导体的组由所述储存层与有源条带的每个堆叠体分开，从而在每个有源条带中形成至少一个NOR串，每个NOR串包括多个储存晶体管，所述多个储存晶体管由所述有源条带的第一半导体层、第二半导体层和第三半导体层及它们相邻的所述储存层以及所述组内的所述导体形成；其中，所述第一半导体层包括由电介质材料彼此分开的沟道材料的第一条带和第二条带。

全文数据：

权利要求：

百度查询： 日升存储公司 三维NOR存储器阵列架构及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD