申请/专利权人：王振志;何立玮

申请日：2020-03-12

公开（公告）日：2024-03-05

公开（公告）号：CN111863824B

主分类号：H10B41/30

分类号：H10B41/30;H10B43/30

优先权：["20190424 US 62/837,890"]

专利状态码：有效-授权

法律状态：2024.03.05#授权;2021.06.29#实质审查的生效;2020.10.30#公开

摘要：本发明提供一种NOR型存储器元件包含形成于半导体基材上的多条位线、多条第一隔离带、多条第二隔离带、形成于该等第一隔离带与该等第二隔离带之间的多个存储器单元、多条字线以及形成于该等第一隔离带与该等第二隔离带上方的接地层。半导体基材定义纵向方向、横向方向、多个沿该纵向方向的列以及多个沿横向方向的行。该等第一隔离带与该等第二隔离带沿纵向方向延伸。每一个存储器单元对应该等列中的一个列与该等行中的一个行。位于每一条第一隔离带的一侧的该等存储器单元与位于该条第一隔离带的另一侧的该等存储器单元为交错排列。

主权项：1.一种NOR型存储器元件，包含：半导体基材，定义纵向方向、横向方向、法向方向、多个沿所述纵向方向的列以及多个沿所述横向方向的行；多条位线，形成于所述半导体基材上，每一条位线对应所述多个行中的一个行并且沿所述对应的行延伸；多条第一隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第一隔离带具有个别的第一纵向边缘以及个别的第二纵向边缘；多条第二隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第二隔离带具有个别的第三纵向边缘以及个别的第四纵向边缘，所述多条第一隔离带以及所述多条第二隔离带交替排列；多条堆叠带，由形成于所述多条位线上的第一半导体层、形成于所述第一半导体层上方的第二半导体层以及形成于所述第一半导体层所构成与所述第二半导体层之间的多个凹陷，每一条堆叠带对应所述多条第一隔离带中的一条第一隔离带与所述多条第二隔离带中的一条第二隔离带，且位于所述对应的第一隔离带与所述对应的第二隔离带之间，其中所述多个凹陷并且面向其对应的第二隔离带的所述第三纵向边缘或所述第四纵向边缘，位于每一条第一隔离带的一侧的所述凹陷与位于所述条第一隔离带的另一侧的所述凹陷交错排列，每一个凹陷对应所述多个列中的一个列与所述多个行中的一个行；多个存储器单元，每一个存储器单元对应所述凹陷中的一个凹陷并且包含一由半导体材料形成的柱体，每一个柱体配合所述对应的凹陷且沿所述横向方向延伸，每一个柱体具有个别的平行所述法向方向的基础侧面、个别的与所述基础侧面相对的锥形侧面、个别的垂直所述法向方向的第一顶面、个别的与所述第一顶面相对的底面、个别的相邻所述基础侧面与所述锥形侧面的前侧面以及一个别的与所述前侧面相对的后侧面，在每一个柱体中，个别的第一细长部份夹在所述第一顶面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的源极区域，个别的第二细长部份夹在所述底面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的漏极区域，个别的板状部份位于所述基础侧面上且位于所述第一细长部份与所述第二细长部份之间形成一个别的通道区域，所述柱体的其他部份形成个别的本体区域，每一个存储器单元并且包含个别的被覆所述对应的由所述半导体材料形成的所述柱体的所述基础侧面的栅极氧化物栅极介电多层结构以及个别的被覆所述栅极氧化物栅极介电多层结构的栅极导体；多条第一子位线，每一条第一子位线形成于所述第一半导体层处，每一条第一子位线对应所述多个存储器单元中的一个存储器单元以及所述多条位线中的一条位线且连接于所述对应的存储器单元的所述漏极区域与所述对应的位线之间；多条第二子位线，每一条第二子位线形成于所述第二半导体层处，每一条第二子位线对应所述多个存储器单元中的一个存储器单元且连接所述对应的存储器单元的所述源极区域；多条字线，每一条字线对应所述多个列中的一个列并且连接沿着所述对应的列排列的所述栅极导体；第二绝缘层，形成于所述第二半导体层、所述多条第一隔离带以及所述多条第二隔离带上；多个接地通孔接触，每一个接地通孔接触对应所述多条第二子位线中的一条第二子位线并且形成以贯穿所述第二绝缘层进而连接所述对应的第二子位线；以及接地层，形成于所述第二绝缘层上进而连接所述多个接地通孔接触的所有接地通孔接触。

全文数据：

权利要求：

百度查询： 王振志;何立玮 NOR型存储器元件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD