申请/专利权人：赛灵思公司

申请日：2019-09-05

公开（公告）日：2024-03-08

公开（公告）号：CN112740171B

主分类号：G06F7/544

分类号：G06F7/544;G06F7/483

优先权：["20180919 US 16/136,041"]

专利状态码：有效-授权

法律状态：2024.03.08#授权;2021.08.31#实质审查的生效;2021.04.30#公开

摘要：用于将浮点操作数相乘的电路和方法。指数加法器电路将第一指数和第二指数相加并产生输出指数。尾数乘法器电路将第一尾数和第二尾数相乘并产生输出尾数。第一转换电路将输出指数和输出尾数转换为定点数。累加器电路将累加寄存器的内容和定点数相加为累加值，并将累加值存储在累加寄存器中。

主权项：1.一种电路装置，其特征在于，所述电路装置包括：指数加法器电路，其被配置为将第一指数和第二指数相加并产生输出指数；尾数乘法器电路，其被配置为将第一尾数和第二尾数相乘并产生输出尾数；第一转换电路，其耦接到所述指数加法器电路和所述尾数乘法器电路的输出端，所述第一转换电路被配置为将所述输出指数和所述输出尾数转换为定点数；累加寄存器；累加器电路，其耦接到所述转换电路和所述累加寄存器，所述累加器电路被配置为将所述累加寄存器的内容和所述定点数相加为累加值，并将所述累加值存储在所述累加寄存器中；第二转换电路，其被配置为将来自所述累加寄存器的定点输出转换为浮点输出；共享指数寄存器，其被配置为存储第一共享指数和第二共享指数；和指数恢复电路，其被配置为基于所述第一共享指数、所述第二共享指数和所述浮点输出的指数将所述浮点输出的指数更新为扩展指数。

全文数据：

权利要求：

百度查询： 赛灵思公司 乘法和累加电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD