申请/专利权人：旺宏电子股份有限公司

申请日：2019-07-03

公开（公告）日：2024-04-09

公开（公告）号：CN112114775B

主分类号：G06F7/523

分类号：G06F7/523;G06F7/544;G11C16/08;G11C16/24

优先权：["20190621 US 16/449,158"]

专利状态码：有效-授权

法律状态：2024.04.09#授权;2021.01.08#实质审查的生效;2020.12.22#公开

摘要：本发明公开了一种立体存储器阵列装置与乘积累加方法，该立体存储器阵列装置包括区块、位线、字线、源极线、互补式金属氧化物半导体CMOS与源极线感测放大器。每一区块包括含多个NAND串的阵列，且NAND串中的每一存储单元存储一个或多个权重值。位线作为信号输入端分别耦接所有区块内沿一方向排列的串选择线。字线分别耦接存储单元，且相同层的字线作为卷积层，以对输入的信号执行卷积运算。不同源极线则耦接不同区块内的所有接地选择线，以独立收集各区块内的NAND串的总和电流。作为开关的CMOS设置于区块底下并耦接至各个源极线，以传输所述总和电流至SLSA，并经SLSA输出各区块的乘积累加结果。

主权项：1.一种立体存储器阵列装置，包括：多个区块，各所述区块包括一阵列，所述阵列包括在Z方向延伸的多个NAND串，各所述NAND串包括一串选择线、一接地选择线以及串联连接于所述串选择线及所述接地选择线之间的多个存储单元，其中各所述存储单元存储一个或多个权重值wi，j；多条位线，分别耦接所述多个区块内沿Y方向排列的所述多个串选择线，其中各所述位线作为信号输入端xi；多条字线，分别耦接所述多个存储单元，其中相同层的所述多条字线作为一卷积层，以对从所述位线输入的信号执行卷积运算多个源极线，分别耦接所述区块内的所有所述NAND串的所述多个接地选择线，以独立收集各所述区块内的所述多个NAND串的总和电流；多个互补式金属氧化物半导体，设置于所述多个区块底下，且每个互补式金属氧化物半导体耦接至各所述源极线作为开关；以及多个源极线感测放大器，通过所述多个互补式金属氧化物半导体分别耦接所述多个源极线，以接收各所述区块内的所述总和电流并与至少一参考电平进行比较，以输出各所述区块的乘积累加结果。

全文数据：

权利要求：

百度查询： 旺宏电子股份有限公司 立体存储器阵列装置与乘积累加方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD