申请/专利权人：南京微盟电子有限公司

申请日：2023-09-12

公开（公告）日：2024-03-26

公开（公告）号：CN117112030B

主分类号：G06F9/32

分类号：G06F9/32;G06F9/30

优先权：

专利状态码：有效-授权

法律状态：2024.03.26#授权;2023.12.12#实质审查的生效;2023.11.24#公开

摘要：本发明涉及一种寄存器组地址自动累加电路及应用方法，属于数字集成电路技术领域。该寄存器组地址自动累加电路包括N+1组子电路，每一组子电路的输入端连接初始地址序列D0至DN，每一组子电路的输出端为输出地址序列AD0至ADN；第二组至第N+1组子电路的输入端还连接本组子电路的输出端的输出地址序列AD1至ADN，在向所述的N+1组子电路第一次写入寄存器组首地址后，每组寄存器数据写入结束时，各组子电路的输出端的输出地址序列AD0至ADN均自动累加1，从而通过较少的逻辑结构，实现了寄存器组地址的自动累加，大大减少了所需写入地址的次数，大幅提高了寄存器组的数据写入效率。

主权项：1.一种寄存器组地址自动累加电路，其特征在于，该电路包括：N+1组子电路，每一组子电路的输入端连接初始地址序列D0至DN，每一组子电路的输出端为输出地址序列AD0至ADN；第二组至第N+1组子电路的输入端还连接本组子电路的输出端的输出地址序列AD1至ADN，第二组至第N+1组子电路的输入端还连接前一组子电路的进位位输出端；在向所述的N+1组子电路第一次写入寄存器组首地址后，每组寄存器数据写入结束时，各组子电路的输出端的输出地址序列AD0至ADN均自动累加1，具体自动累计方法为：写入片地址N+1字节数据，写入第一组需要的寄存器组地址N+1字节，自动地址使能信号在第N+1个时钟的下降沿产生一个时钟脉冲，对应的数据会锁存并送到触发器组的输出ADN:0；自动地址使能信号跳变成“1”，写入的第三组N+1字节数据至当前地址输出指向的寄存器组；在第三组数据的第N+1个时钟信号下降沿，产生一个时钟脉冲，通过该寄存器组地址自动累加电路，ADN:0自动累加1，指向下一组寄存器组；继续写入后续N+1字节数据至该寄存器组，之后ADN:0再自动累加1，直到所有地址位都为“1”后，不再进行累加。

全文数据：

权利要求：

百度查询： 南京微盟电子有限公司 一种寄存器组地址自动累加电路及应用方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD