申请/专利权人：上海华力集成电路制造有限公司

申请日：2020-11-20

公开（公告）日：2024-03-12

公开（公告）号：CN112309460B

主分类号：G11C11/412

分类号：G11C11/412;G11C11/419

优先权：

专利状态码：有效-授权

法律状态：2024.03.12#授权;2021.02.23#实质审查的生效;2021.02.02#公开

摘要：本发明公开了一种读写分离的双端口SRAM，存储单元包括：主体电路，写端口电路和读端口电路；写端口电路包括第一选择管和第二选择管；读端口电路包括读选择管和读下拉管；存储单元的各MOS晶体管的栅极结构都采用金属栅；第一NMOS下拉管、第一选择管、读选择管和读下拉管的金属栅的功函数层分开设置以调节γ比值和β比值且金属栅的功函数层设置后使第一和二NMOS下拉管具有第一阈值电压、第一和二选择管具有第二阈值电压；读选择管具有第三阈值电压，读下拉管具有第四阈值电压，使第二阈值电压小于第一阈值电压，第四阈值电压小于第三阈值电压。本发明能提高电路NM性能且不需要调节有源区的参数以及不需要采用辅助电路，能很好的应用于FinFETSRAM中。

主权项：1.一种读写分离的双端口SRAM，其特征在于，存储单元包括：主体电路，写端口电路和读端口电路；所述主体电路包括一对互为反相且互相锁存的第一存储节点和第二存储节点；所述主体电路由第一CMOS反相器和第二CMOS反相器连接而成，所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端连接在一起并作为所述第二存储节点，所述第二CMOS反相器的输出端和所述第一CMOS反相器的输入端连接在一起并作为所述第一存储节点；所述写端口电路包括第一选择管和第二选择管；所述读端口电路包括读选择管和读下拉管；所述第一CMOS反相器由第一PMOS上拉管和第一NMOS下拉管组成；所述第二CMOS反相器由第二PMOS上拉管和第二NMOS下拉管组成；所述第一选择管、所述第二选择管、所述读选择管和所述读下拉管都为NMOS管；所述第一PMOS上拉管、所述第二PMOS上拉管、所述第一NMOS下拉管、所述第二NMOS下拉管、所述第一选择管、所述第二选择管、所述读选择管和所述读下拉管都的栅极结构都采用金属栅；所述第一PMOS上拉管的金属栅和所述第二PMOS上拉管的金属栅相同；所述第一NMOS下拉管、所述第一选择管、所述读选择管和所述读下拉管的金属栅的功函数层分开设置以调节γ比值和β比值，γ比值为所述第一选择管的源漏电流和所述第一PMOS上拉管的源漏电流的比值；β比值为所述读下拉管的源漏电流和所述读选择管的源漏电流的比值；所述第一NMOS下拉管、所述第一选择管、所述读选择管、所述读下拉管的金属栅的功函数层设置为：所述第一NMOS下拉管的金属栅的具有第一功函数层，所述第二NMOS下拉管的金属栅和所述第一NMOS下拉管的金属栅相同；所述第一选择管的金属栅具有第二功函数层，所述第二选择管的金属栅和所述第一选择管的金属栅相同；所述读选择管的金属栅具有第三功函数层；所述读下拉管的金属栅具有第四功函数层；所述第一功函数层使所述第一NMOS下拉管的阈值电压为第一阈值电压；所述第二功函数层使所述第一选择管的阈值电压为第二阈值电压；所述第三功函数层使所述读选择管的阈值电压为第三阈值电压；所述第四功函数层使所述读下拉管的阈值电压为第四阈值电压；所述第二阈值电压小于所述第一阈值电压以使γ比值增加并从而提高写噪声容限；所述第四阈值电压小于所述第三阈值电压以使β比值增加并从而提高读噪声容限。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 读写分离的双端口SRAM

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD