申请/专利权人：北京微核芯科技有限公司

申请日：2024-03-20

公开（公告）日：2024-04-23

公开（公告）号：CN117917735A

主分类号：G11C11/418

分类号：G11C11/418;G11C11/419;G11C5/02

优先权：

专利状态码：在审-公开

法律状态：2024.04.23#公开

摘要：本发明提出一种伪双端口SRAM的读写控制方法及装置，涉及计算机技术领域，方法包括：其中，伪双端口静态随机存取存储器SRAM对外有两个端口，分别用于读取数据和写入数据，内部由多块单口SRAM和一个全相联映射的寄存器缓冲队列组成，数据写入或读取时会选择性的经过寄存器缓冲队列，减少单端口SRAM的读写冲突。由此，通过多块单端口SRAM和寄存器缓冲队列的组合，可以在具备单端口SRAM面积小的优点的同时，实现极低的读写冲突概率，使得多块单端口SRAM在允许读写冲突出现的场景下可以充当伪双口SRAM使用。

主权项：1.一种伪双端口SRAM的读写控制方法，其特征在于，其中，所述伪双端口静态随机存取存储器SRAM对外有两个端口，分别用于读取数据和写入数据，内部由多块单口SRAM和一个全相联映射的寄存器缓冲队列组成，所述寄存器缓冲队列每个数据表项包含数据有效位、数据脏位、数据、标签，所述方法包括：在从所述伪双端口SRAM中读取数据时，读取寄存器缓冲队列的各个数据表项，在数据读取请求对应的读取标签命中任一目标数据表项中标签，且读取标签对应数据有效位有效的情况下，则读取所述目标数据表项的数据，不读取伪双端口SRAM中单口SRAM的数据；在所述伪双端口SRAM中需写入数据时，读取寄存器缓冲队列的各个数据表项，在数据写入项对应的写入标签未命中任一数据表项中标签时，将数据写入项插入到寄存器缓冲队列尾部，将数据写入项的写入有效位置为有效，并在寄存器缓冲队列中没有数据脏位的脏表项和数据写入项属于同一目标单口SRAM，且目标单口SRAM没有数据读取请求的情况下，将写入数据项直接写入到所属的目标单口SRAM中，缓冲队列中写入数据项的写入脏位不置为脏。

全文数据：

权利要求：

百度查询： 北京微核芯科技有限公司 伪双端口SRAM的读写控制方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD