申请/专利权人：中科驭数(北京)科技有限公司

申请日：2023-10-30

公开（公告）日：2024-03-15

公开（公告）号：CN117709261A

主分类号：G06F30/34

分类号：G06F30/34;G06F115/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.02#实质审查的生效;2024.03.15#公开

摘要：本申请提供一种FPGA的电路设计方法、ASIC原型验证方法及设计装置，所述方法包括：在多个FPGA的电路设计过程中例化目标ASIC中的控制寄存器列表以得到多个FPGA中各个FPGA各自对应的结构一致的目标控制寄存器列表；在各个FPGA的电路设计过程中将控制寄存器列表对应的控制总线进行复制以得到各个FPGA各自对应的目标控制总线；将各个FPGA各自对应的目标控制总线进行串联以得到各个FPGA各自对应的总线连接关系数据，以使得用户基于各个FPGA各自对应的设计好的目标控制寄存器列表、目标控制总线和总线连接关系数据生成各个FPGA。本申请能够有效降低控制寄存器列表划分的复杂度，进而有效地对ASIC进行原型验证。

主权项：1.一种FPGA的电路设计方法，其特征在于，包括：在多个FPGA的电路设计过程中例化目标ASIC中的控制寄存器列表以得到所述多个FPGA中各个FPGA各自对应的结构一致的目标控制寄存器列表；其中，各个FPGA的所述目标控制寄存器列表调用各自需要的控制寄存器实现不同的功能；在各个所述FPGA的电路设计过程中将所述控制寄存器列表对应的控制总线进行复制以得到各个所述FPGA各自对应的目标控制总线；将各个所述FPGA各自对应的所述目标控制总线进行串联以得到各个所述FPGA各自对应的总线连接关系数据，以使得用户基于各个所述FPGA各自对应的设计好的目标控制寄存器列表、目标控制总线和总线连接关系数据生成各个所述FPGA。

全文数据：

权利要求：

百度查询： 中科驭数(北京)科技有限公司 FPGA的电路设计方法、ASIC原型验证方法及设计装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD