申请/专利权人：西安电子科技大学

申请日：2020-08-28

公开（公告）日：2024-03-29

公开（公告）号：CN112185959B

主分类号：H01L27/092

分类号：H01L27/092;H01L29/20;H01L29/417;H01L29/423;H01L29/778

优先权：

专利状态码：有效-授权

法律状态：2024.03.29#授权;2021.01.22#实质审查的生效;2021.01.05#公开

摘要：本发明涉及一种与GaNHEMT电力电子器件单片集成的CMOS反相器及制备方法，该CMOS反相器包括：衬底、复合缓冲层、沟道层、复合势垒层、P‑InGaN层、PMOS源电极、PMOS漏电极、PMOS绝缘介质层54、PMOS栅电极、NMOS源电极、NMOS漏电极、NMOS绝缘介质层、NMOS栅电极和互联金属。该CMOS反相器在复合势垒层上制备P‑InGaN层，可以产生空穴，耗尽复合势垒层和沟道层之间的二维电子气，与复合势垒层的界面处形成二维空穴气，从而形成PMOS的导电沟道，提高了PMOS器件的输出电流。

主权项：1.一种与GaNHEMT电力电子器件单片集成的CMOS反相器，其特征在于，包括：衬底1；复合缓冲层2，位于所述衬底1上；沟道层3，位于所述复合缓冲层2上；复合势垒层4，位于所述沟道层3上；P-InGaN层5，位于所述复合势垒层4上；PMOS源电极51，位于所述P-InGaN层5上；PMOS漏电极52，位于所述P-InGaN层5上；PMOS绝缘介质层54，一端覆盖所述PMOS源电极51的一部分，另一端覆盖所述PMOS漏电极52的一部分，且形成底部嵌入所述P-InGaN层5中的凹槽结构；PMOS栅电极53，位于所述PMOS绝缘介质层54上；NMOS源电极71，嵌入所述P-InGaN层5中且位于所述复合势垒层4上；NMOS漏电极72，嵌入所述P-InGaN层5中且位于所述复合势垒层4上；NMOS绝缘介质层74，位于所述NMOS源电极71和所述NMOS漏电极72之间的所述P-InGaN层5上且覆盖部分所述NMOS源电极71和部分所述NMOS漏电极72；NMOS栅电极73，位于所述NMOS绝缘介质层74上；互联金属6，一端覆盖所述PMOS漏电极52的一部分，另一端覆盖所述NMOS源电极71的一部分，且形成嵌入所述P-InGaN层5、所述复合势垒层4和所述沟道层3的隔离凹槽。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD