申请/专利权人：拓维电子科技(上海)有限公司

申请日：2024-01-05

公开（公告）日：2024-04-05

公开（公告）号：CN117829093A

主分类号：G06F30/398

分类号：G06F30/398;G06F30/392;G06F30/394;G06F30/3312;G06F111/04;G06F119/12

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.23#实质审查的生效;2024.04.05#公开

摘要：本公开的实施例提供了一种加速芯片时序收敛的方法及装置；应用于集成电路时序分析领域。所述方法包括分布式提取寄生参数，生成spef文件，读取网表文件和约束文件；对关键工艺角的时序进行分析及修复，根据时序修复时的ECO脚本进行布局布线，更新芯片版图；重复寄生参数提取、网表文件和约束文件读取、关键工艺角的时序分析、修复及布局布线操作直至达到预设重复次数；根据达到预设重复次数时更新的芯片版图，重复寄生参数提取、网表文件和约束文件读取、全部工艺角的时序分析、修复及布局布线操作直至满足预设条件。以此方式，可以极大降低时序分析、修复时间和迭代次数，减少服务器资源占用，加快时序收敛。

主权项：1.一种加速芯片时序收敛的方法，其特征在于，包括：分布式提取芯片版图的寄生参数并生成标准寄生参数交换格式文件，读取芯片版图的网表文件和约束文件；根据关键工艺角的标准寄生参数交换格式文件、芯片版图的网表文件和约束文件，进行关键工艺角的时序分析及时序修复；根据时序修复时的工程变更指令脚本进行布局布线，更新芯片版图；重复寄生参数提取、网表文件和约束文件读取、关键工艺角的时序分析及时序修复以及布局布线操作，直至达到预设重复次数；根据达到预设重复次数时更新的芯片版图，重复寄生参数提取、网表文件和约束文件读取、全部工艺角的时序分析及时序修复以及布局布线操作，直至满足预设条件；其中，进行关键工艺角和或全部工艺角的时序分析时，若本次时序分析中底层时序收敛，则通过顶层读取底层对应的时序模型后进行下一次时序分析。

全文数据：

权利要求：

百度查询： 拓维电子科技(上海)有限公司 加速芯片时序收敛的方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD