申请/专利权人：湖南大学

申请日：2023-12-26

公开（公告）日：2024-04-16

公开（公告）号：CN117894845A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.03#实质审查的生效;2024.04.16#公开

摘要：本发明涉及一种快恢复分裂栅MOSFET结构及其制备方法。本发明通过在沟槽中沿器件纵向方向引入间隔一定距离的源极结构，从而在分裂栅MOSFET结构中引入了N型肖特基二极管和P型肖特基二极管，第一金属和N型外延层形成N型肖特基二极管，第一金属和P阱层形成P型肖特基二极管。在耐压状态下，P型肖特基二极管削弱了N型肖特基二极管处的电场并降了低泄漏电流；在MOSFET反向恢复过程中，N型肖特基二极管为电子提供了额外的传输路径，从而减小了反向恢复过程中漂移区存储的电荷。因此，通过肖特基二极管的引入可以在不牺牲泄漏电流的基础上改善分裂栅MOSFET体二极管的反向恢复特性，减小开关损耗。

主权项：1.一种快恢复分裂栅MOSFET结构，其特征在于，包括N型半导体衬底1；形成于N型半导体衬底1表面的N型半导体外延层2；形成于N型半导体外延层2的若干个沟槽4，若干个沟槽4沿水平方向分布设置，所述沟槽4沿纵向方向延伸，所述沟槽4的底部位于N型半导体外延层2内；形成于N型半导体外延层2表面以及沟槽4内的绝缘介质层43；形成于绝缘介质层43内的第一导电层41和第二导电层42，所述第一导电层41和第二导电层42均沿纵向方向延伸，所述第一导电层41引出栅极，所述第二导电层42引出源极；形成于N型半导体外延层2表面的若干个P阱层3，所述P阱层3位于沟槽4的间隔中，且P阱层3在水平方向上重合，并沿纵向方向间隔设置；形成于P阱层3表面部分区域内的高掺杂N+区31；形成于绝缘介质层43表面的第一金属层5，所述第一金属层5引出源极，所述第一金属层5的底部设置有若干个接触部51，所述接触部51的底端贯穿部分P阱层3和高掺杂N+区31，接触部51的部分表面与N型半导体外延层2相连；形成于所述接触部51底端的高掺杂P+区6，所述高掺杂P+区6位于N型半导体外延层2内，且表面与P阱层3底面相连；形成于N型半导体衬底1底面的第二金属层7，所述第二金属层7引出漏极。

全文数据：

权利要求：

百度查询： 湖南大学 一种快恢复分裂栅MOSFET结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD