申请/专利权人：苏州华太电子技术股份有限公司

申请日：2020-07-21

公开（公告）日：2024-04-16

公开（公告）号：CN113964190B

主分类号：H01L29/10

分类号：H01L29/10;H01L29/78;H01L21/336

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2022.09.16#著录事项变更;2022.02.15#实质审查的生效;2022.01.21#公开

摘要：本发明公开了一种高迁移率的p型多晶硅栅LDMOS器件及其制作方法。所述高迁移率的p型多晶硅栅LDMOS器件包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，以及，所述半导体基材内还分布有沟道区，所述沟道区内还形成有第一掺杂区，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型。本发明提供的高迁移率的P型多晶硅栅LDMOS器件，P型掺杂的沟道区内具有n型轻掺杂区，减少了表面缺陷对电子迁移率的影响，同时减少了热载流子注入效应对半导体器材表面和栅极氧化层的影响，进而提高了器件饱和电流和热载流子注入可靠性的品质因数。

主权项：1.一种高迁移率的p型多晶硅栅LDMOS器件，其特征在于包括半导体基材和栅极，所述半导体基材内分布有体区接触区和漂移区，所述体区接触区、漂移区内分别形成有源区、漏区，所述源区、漏区分别与源极、漏极配合，以及，所述半导体基材内还分布有沟道区，所述沟道区位于所述栅极下方，并且所述沟道区内靠近半导体基材表面的区域还形成有第一掺杂区，所述第一掺杂区还与所述源区电性接触或电性结合，其中，所述半导体基材、栅极、体区接触区、沟道区为第一掺杂类型，所述源区、漏区、漂移区和第一掺杂区为第二掺杂类型；当所述栅极电压超过阈值电压后，沟道区反型形成电子层时，靠近源区的反型层会首先发生在第一掺杂区下方；所述沟道区内或者所述第一掺杂区内靠近半导体基材表面的区域还形成有第二掺杂区，所述第二掺杂区为第一掺杂类型，且所述第二掺杂区还与所述第一掺杂区、漂移区电性接触或电性结合，至少是所述第一掺杂区的局部区域被所述第二掺杂区掩盖。

全文数据：

权利要求：

百度查询： 苏州华太电子技术股份有限公司 高迁移率的p型多晶硅栅LDMOS器件及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD