申请/专利权人：英飞凌科技股份有限公司

申请日：2017-08-16

公开（公告）日：2021-04-27

公开（公告）号：CN107768247B

主分类号：H01L21/331(20060101)

分类号：H01L21/331(20060101);H01L21/28(20060101);H01L29/417(20060101);H01L29/423(20060101);H01L29/739(20060101)

优先权：["20160816 DE 102016115174.2"]

专利状态码：有效-授权

法律状态：2021.04.27#授权;2018.03.30#实质审查的生效;2018.03.06#公开

摘要：根据各种实施方式，一种方法可以具有以下步骤：在衬底的第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有金属化层；在所述金属化层上并且在所述衬底的至少一个第二区域上构造阻挡层；借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。

主权项：1.一种用于制造半导体构件的方法，所述方法具有：在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有所述金属化层，且所述金属化层具有铝；在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在所述衬底的至少一个第一区域中直接邻接所述金属化层，且所述阻挡层具有非晶硅；借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。

全文数据：半导体构件、用于加工衬底的方法和用于制造半导体构件的方法技术领域[0001]各种实施例涉及一种半导体构件、一种用于加工衬底的方法和一种用于制造半导体构件的方法。背景技术[0002]传统地，半导体构件一一例如二极管、晶体管、晶闸管等在半导体技术中借助于基本工艺制造，所述基本工艺基本上基于涂覆英语:layering和结构化英语:patterning的顺序以及附加地基于掺杂英语:doping和退火英语:annealing。在此，可能有难度的是，选择用于半导体构件的分别待产生的结构的合适材料或者找到对于相应工艺而言合适的材料组合，使得半导体构件满足相应要求。在加工半导体构件时，除了例如要实现的电特性，其他要求也可能是重要的，例如其故障可靠性、价格或也一般性地制造工艺的工艺出品率（Prozessausbeute〇[0003]传统地，在加工半导体构件时，可以全部地或部分地借助于刻蚀去除层。这例如可以借助于湿化学刻蚀、反应离子刻蚀等实现。然而在此，层的分别剩余表面在刻蚀之后可能是粗糙的或者具有刻蚀损害例如不期望的蚀坑）。各种实施方式例如基于:提出一种用于部分地或完整地去除层的工艺流程，所述工艺流程不需要用于去除层的刻蚀方法。[0004]传统地，在加工半导体构件时，可以通过如下方式部分地去除、例如结构化层:例如借助于经结构化的掩膜覆盖所述层，并且接下来相应于所述经结构化的掩膜部分地借助于刻蚀来去除所述层。经结构化的掩膜（例如硬掩膜（Hartmaske或抗蚀剂掩膜Lackmaske可以借助于光刻技术产生。各种实施方式例如基于:提供一种用于部分地去除层的工艺流程，所述工艺流程不需要用于去除层的刻蚀方法并且所述工艺流程同时是自调节的（即，所述工艺流程不需要经结构化的掩膜来部分地去除层）。发明内容[0005]根据各种实施方式，提供一种方法，在所述方法中，通过如下方式结构化地部分地去除层:将所述层纳入到直接邻接的经结构化的另一层中。[0006]根据各种实施方式，（例如用于加工衬底的）方法具有以下步骤:在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有金属化层;在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在衬底的至少一个第一区域中直接邻接所述金属化层;借助于将所述阻挡层纳入到所述金属化层中去除衬底的至少一个第一区域中的阻挡层。[0007]根据各种实施方式，（例如用于加工衬底的）方法具有以下步骤:在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有金属化层;在所述金属化层上并且在所述衬底的至少一个第二区域上构造阻挡层；借助于将所述阻挡层纳入到所述金属化层中去除衬底的至少一个第一区域中的阻挡层。[0008]在此描述的纳入Eintreiben英语:drivein可以理解为溶解Aufldsea、溶化L6:sen、混合Vermischen或类似方式。例如，一种材料化学上称为物质扩散到另一种材料中、在另一种材料中溶解或与所述另一种材料混合。在此，例如可以由这两种材料构成固溶体Mischkristal1，也称为间隙固溶体或置换固溶体。也可以由这两种材料构成化合物，例如金属间化合物（也称为金属间相）。此外，也可以将一种材料的微晶Kristallite嵌入到另一种材料中。[0009]根据各种实施方式，半导体构件可以具有以下部分:具有硅的半导体衬底;具有铝和硅的金属化层，其中，所述金属化层布置在所述半导体衬底的至少一个第一区域上，其中，所述半导体衬底的至少一个第二区域没有金属化层;布置在所述半导体衬底与所述金属化层之间的扩散阻挡;具有非晶硅的阻挡层，其中，所述阻挡层布置在所述半导体衬底的至少一个第二区域上。附图说明[0010]在附图中示出并且接下来详细阐述实施例。[0011]附图示出：[0012]图1根据各种实施方式示出一种用于加工衬底的方法的示意性流程图；[0013]图2A至2D根据各种实施方式分别示出衬底在加工期间的示意图；[0014]图3A和3B根据各种实施方式分别示出衬底在加工期间的示意图；[0015]图4A至4D根据各种实施方式分别示出衬底在加工期间的示意图；[0016]图5A和5B根据各种实施方式分别示出衬底在加工期间的示意图；[0017]图6A和6B根据各种实施方式分别示出衬底在加工期间的示意图；[0018]图7A和7B根据各种实施方式分别示出衬底在加工期间的示意图；[0019]图8A至8G根据各种实施方式分别示出衬底在加工期间的示意图。具体实施方式[0020]在以下详细描述中，参考附图，这些附图构成所述描述的一部分并且在这些附图中为了进行说明而示出了一些特定实施方式，在这些特定实施方式中可以实施本发明。在此方面，参考所描述的一个或多个图的定向来使用方向术语，例如“上面”、“下面”、“前面”、“后面”、“前面的”、“后面的”等。因为可以在一些不同定向上来定位实施方式的组件，所以所述方向术语用于说明而绝不是限制性的。可理解，可以使用其他实施方式并且进行结构上的或逻辑上的改变，而不偏离本发明的保护范围。可理解，可以将在此所描述的不同的示例性的实施方式的特征彼此组合，除非另外特别说明。因此，以下详细描述不应在限制性意义上进行理解，并且本发明的保护范围通过列举出的权利要求来限定。[0021]在所述描述的范围内，概念“连接（verbundenangeschlossen”以及“I禹合gekoppelt”用于描述直接的连接和间接的连接以及直接的耦合或间接的耦合。在图中，相同的或类似的元素设有相同的附图标记，只要这是适当的。[0022]根据各种实施方式，提供一种用于加工衬底或者用于制造构件的方法，其中，所述衬底尤其可以是半导体衬底，并且所述构件尤其可以是半导体构件。根据各种实施方式，所述方法可以用于制造功率半导体构件。替代地，所述方法可以用于制造逻辑构件、存储器构件或类似物。[0023]对于功率半导体构件而言，可能必要的或有用的是，使用钝化部用于边沿终端Kantenabschluss或者边缘终端（Randabschluss也称为：edgetermination。所谓的边缘终端可以是降低pn结的边缘处的电场的结构。在此，聚酰亚胺例如可以充当钝化部，还结合以下功能:将电场强度降低到所使用的封装材料的特性击穿电压以下。例如可以使用娃树脂模块SiliconinModulen作为封装材料。[0024]在使用聚酰亚胺钝化层来钝化衬底的情况下，在所述衬底与所述聚酰亚胺钝化层之间可以设置有增附层Haftvermittlungsschicht，或在所述衬底与所述聚酰亚胺钝化层之间可以设置增附层，例如氮化硅层和或氧化硅层。传统地，例如可以借助于抗蚀剂Lack例如借助于聚酰亚胺自身或其他抗蚀剂对所述增附层进行结构化，例如借助于等尚子刻蚀。[0025]根据分别使用的钝化层例如，以层叠堆的形式和其厚度，可能必要的是，借助于附加的工艺借助于EKC的抗蚀剂去除和残留物去除来单独去除聚酰亚胺层。[0026]还研究替代的材料，旨在替代聚酰亚胺作为钝化层（例如通过使用硅树脂的方式），其中，在这样的情况下增附层也可能是必要的或有用的。对于具有相对较低的光敏度的材料，可能需要用于在光刻工艺期间）进行曝光的相应高的辐射量，从而抗反射层例如可能也是必要的或有用的，以便避免或降低曝光错误。[0027]除了静态性能，钝化层可以影响构件的可靠性，例如在HTRBH3TRB测试（英语：HighTemperatureReverseBiasHTRB，高温反向偏置，或HighHumidityHighTemperatureReverseBiasH3TRB，高湿高温反向偏置）中可能出现漂移，例如由于所产生的移动离子造成，所述移动离子可以影响边缘终端处的电场分布。[0028]以下描述一种方法，借助于所述方法可以避免层例如钝化层下面的增附层的单独结构化，其中，使所期望的位置处的金属化部暴露，其中，金属化部旁的区域例如在边缘终端的区域中）以钝化层覆盖。替代对所述层进行结构化即部分去除），根据各种实施方式可以将所述层部分地纳入到金属化部中。[0029]在此，作为层例如使用a-Si层，其中，a-Si表示非晶硅。与单晶硅或多晶硅不同，非晶硅是电绝缘的。a-Si层在纳入之前例如可以充当密封层在此称为阻挡层）。因此，例如随后可以支持表面敏感工艺，例如所谓的无电镀elektrolesse-lessplating。密封层在此称为阻挡层也可以充当抗反射层和或衬底与钝化层例如，酰亚胺层或硅树脂层之间的增附层。[0030]根据各种实施方式，在以下区域中将层纳入到金属层中：在所述区域中所述层邻接所述金属层。例如，可以将a-Si层纳入到铝层中，其中，所述铝层相对于a-Si层的比例可以匹配于预定义的工艺温度，以便在加工期间实现铝的掺杂。[0031]根据各种实施方式，铝层也可以具有少量的铜例如，少于1质量百分比），这例如也称为AlCu。[0032]图1根据各种实施方式在示意性流程图中说明方法100。所述方法例如可以具有衬底的加工并且是用于制造半导体构件的制造方法的一部分。[0033]方法100例如可以具有:在110中，在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有金属化层。方法100例如还可以具有:在120中，在所述金属化层上并且在所述衬底的至少一个第二区域上构造阻挡层。方法100例如可以具有:在130中，借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。在此称为阻挡层的层也可以理解为辅助层、保护层、钝化层、密封层或类似物。[0034]将所述阻挡层纳入到所述金属化层中例如可以借助于退火工艺实现。在此，预定义的最低温度是必要的，以便将所述阻挡层的材料纳入到所述金属化层的材料中，其中，所述最低温度可以由分别使用的材料定义。如果所述阻挡层例如具有硅并且所述金属化层具有铝，则可以将硅纳入到铝中，例如可以将硅溶解在铝中、与铝混合或者嵌入在铝中。[0035]将硅纳入到铝中例如可以在高于100°C的温度下实现，例如在高于150°C、高于200°C或高于250°C的情况下。在此，所述纳入可以如此实现，使得金属化层不完全熔化，因为否则例如可能损坏或毁坏金属化层。如果金属化层具有铝或由铝构成，则例如可以在低于550°C的温度下实施退火工艺，例如低于500°C。根据各种实施方式，退火工艺可以在大约200°C至大约550°C的范围内的温度下实现，例如在大约250°C至大约450°C的范围内。[0036]为了将阻挡层纳入到金属化层中，可以借助炉工艺Ofenprozess或借助照射例如，借助激光或卤素灯）来加热这些层。退火工艺可以是快速热加工（称为RTP:rapidthermalprocessing，例如具有高于每秒50K例如高于每秒100K的加热速率Aufheizrate和高于每秒IOK例如高于每秒20K的冷却速率。[0037]根据各种实施方式，可以在真空中实施纳入或者退火工艺，例如在低于Imbar的压强下。替代地，纳入或者退火工艺可以在保护气体氛围下实现，例如在氮氛围、氦氛围和或氩氛围中。[0038]接下来，在不同位置根据由非晶硅构成的阻挡层和由铝构成的金属化层来描述所述方法。然而，对于这两个层，也可以以类似方式使用任意其他合适材料组合。选择合适的材料组合例如可以在以下几个方面来实现。[0039]根据各种实施方式，因为阻挡层的材料不应在构造所述阻挡层时就已经与所述金属化层混合，所以可以首先求取极限温度，在所述极限温度以上所述阻挡层的材料与所述金属化层的材料混合，并且在所述极限温度以下所述阻挡层的材料不与所述金属化层的材料混合。这例如可以根据化学相图或根据通过经验获得的知识实现。构造阻挡层可以在低于所述极限温度的温度下实现。当要将阻挡层纳入到金属化层中时，才可以将这两个层加热到高于所述极限温度的温度。[0040]为了构造阻挡层，例如可以使用化学气相沉积或物理气相沉积，例如也根据所述极限温度。[0041]由非晶硅构成的层的沉积例如可以借助于溅射涂覆也称为阴极溅射实现，例如借助于磁控溅射。在此，所述沉积可以在低于200°C的沉积温度下实现。所述沉积还可以在含氢的氛围中实现。由非晶硅构成的层的沉积还可以借助于等离子支持化学气相沉积PECVD在低于200°C的沉积温度下实现。[0042]所述沉积温度例如可以是如下温度:在沉积工艺期间将分别待涂覆的衬底加热到所述温度。[0043]根据各种实施方式，借助于化学气相沉积CVD或物理气相沉积PVD沉积的a-Si层具有高于1·109ω™、例如高于1·101Ω3Π1的电阻率。显然，所述沉积如此实现，使得所构造的层是电绝缘的。[0044]含铝的金属化层的沉积例如可以借助于化学气相沉积（CVD或物理气相沉积PVD实现，例如借助于PECVD、溅射涂覆或电沉积。[0045]根据各种实施方式，阻挡层的层厚度可以小于金属化层的层厚度。因此例如可以保证:可以将整个阻挡层完全纳入金属化层中。还可能有用的是，在将阻挡层纳入到金属化层中之后，金属化层还是能够导电的。显然，在纳入阻挡层的材料时，不改变或仅稍微改变金属化层的电特性。[0046]根据各种实施方式，阻挡层具有低于IOOnm的层厚度，例如低于50nm，例如在大约2nm至大约IOOnm的范围内的层厚度。构造具有大约2nm至大约10Onm的范围内的层厚度的由例如非晶硅构成的阻挡层例如还可以实现:所述阻挡层用作抗反射层。因此例如可以借助于光刻工艺以高精确度来曝光布置在阻挡层上的钝化层例如，聚酰亚胺钝化层或任意其他聚合物钝化层并且因此以高精确度来结构化所述钝化层。[0047]在图2A至2D中根据各种实施方式分别示出在加工期间、例如在方法100期间衬底在不同时刻2003、20013、2003、2001的示意性侧视图或者横截面视图。在此，如果在此达到相同的结果，则可以改变工艺顺序。[0048]图2A说明在第一时刻200a、例如在方法100开始时的衬底202。衬底202可以具有待加工的表面202〇。衬底202例如可以是半导体衬底，例如硅晶片或硅芯片或例如可以在半导体工业中使用的任意其他合适衬底，例如具有SiC、GaAs、GaN或类似物或由SiC、GaAs、GaN或类似物构成。[0049]衬底202可以不失一般性地具有第一区域202a和第二区域202b。衬底202的区域202a、202b例如可以是由至少一个半导体结构限定的或由至少一个半导体结构限定，所述至少一个半导体结构构造未示出或应构造在衬底202中和或上。[0050]图2B根据各种实施方式说明在衬底202的第一区域202a上构造金属化层204之后的衬底202。在此，金属化层204可以电接触kontaktieren衬底202中和或上的结构。可理解，金属化层204具有能够导电的材料，例如铝或铝铜合金，或者金属化层204是能够导电的。金属化层204例如可以具有高于IO6SAi的导电能力在25°C时测量）。[0051]根据各种实施方式，金属化层204可以部分地或完全地覆盖衬底202的第一区域202a。在此，衬底202的第二区域202b可以部分地或完全地没有金属化层204。金属化层204例如可以是经结构化的或者可以被结构化。在此，可以如此构造、例如选择性地沉积金属化层204，使得所述金属化层仅布置在第一区域202a上。此外，所述金属化层204例如可以沉积在衬底202的整个表面202〇上并且又部分地去除，使得所述第二区域至少部分地没有金属化层204。[0052]在此所使用的关于没有金属化层204的第二区域的概念“没有freivon”可以如下理解:金属化层204在所述第二区域中不与衬底202直接接触，和或，金属化层204在所述第二区域中不与衬底横向重叠。[0053]图2C根据各种实施方式说明在衬底202的第一区域202a上构造金属化层204之后并且在金属化层204上和在衬底202的至少一个第二区域202b上构造阻挡层206之后的衬底202〇[0054]在此，阻挡层206具有与金属化层204的直接物理接触，使得可以将阻挡层206纳入到金属化层204中。阻挡层206在其构造之后基本上与金属化层204是分离的，即不与其混合。在第二区域202b中，阻挡层206可以是直接构造在衬底202上的或被直接构造在衬底202上。[0055]根据各种实施方式，阻挡层206可以部分地或完全地覆盖金属化层204。阻挡层206还可以部分地或完全地覆盖衬底202的第二区域202b。换句话说，阻挡层206可以与衬底202的第二区域202b横向重叠。横向方向通过衬底202的表面202〇定义。阻挡层206例如可以是经结构化的或被结构化。在此，可以如此构造、例如选择性地沉积阻挡层206,使得所述阻挡层仅布置在金属化层204和第二区域202b上。还可以将阻挡层206沉积在整个衬底202上并且在横向上在区域202a、202b之外又去除所述阻挡层。[0056]图2D根据各种实施方式说明在借助于将阻挡层206纳入到金属化层204中去除衬底202的第一区域202a中的阻挡层206之后的衬底202。[0057]借助于将阻挡层206纳入到金属化层204中，可以完全去除第一区域202a中的阻挡层。显然，在纳入阻挡层206之前，金属化层204的表面204〇以阻挡层206覆盖，其中，在纳入阻挡层206之后，在第一区域中的混合金属化层214由金属化层204的材料和阻挡层206的材料构成并且具有新表面214〇。[0058]根据各种实施方式，混合金属化层214同样充当金属化层，即所述混合金属化层是相应地能够导电的。显然，可以将阻挡层206的材料吸收在金属化层204中，而不显著降低其导电能力。混合金属化层214例如可以具有金属化层204中的第一材料金属或合金并且还具有阻挡层206中的第二材料例如娃），其中，所述第二材料相对于所述第一材料的摩尔比n2m小于大约1100。在此，所述摩尔比可以由阻挡层206相对于金属化层204的层厚度比得出。[0059]例如，混合金属化层214具有金属化层204中的铝并且还具有阻挡层206中的硅，其中，娃相对于错的摩尔比nsinAi小于大约1100。[0000]根据各种实施方式，混合金属化层214的暴露的表面214〇可以是能够导电的，SP不再由阻挡层206覆盖并且因此可以电接触。为了电接触，例如可以附加地涂覆混合金属化层214的暴露的表面214〇,例如借助籽晶层、增附层等，或直接借助于接合线接触，参见图6A和6B〇[0061]在将阻挡层206纳入到第一区域202a中的金属化层204中之后，衬底202的第二区域202b还由阻挡层206覆盖。显然，衬底材料、阻挡层206的材料和金属化层204的材料可以如此选择，使得虽然可以将阻挡层206纳入到金属化层204中然而在此不纳入到衬底202中。衬底202例如可以具有例如单晶的或多晶的）硅或由其构成;阻挡层206可以具有非晶硅或由其构成;并且金属化层204可以具有铝或铝合金或由其构成。[0062]在图3A和3B中分别根据各种实施方式分别示出在加工期间、例如在方法100期间衬底在不同时刻300a、300b的示意性侧视图或者横截面视图。以与前面所描述的类似的方式，将根据各种实施方式可以在构造金属化层204之后构造的阻挡层206沉积在整个衬底202上。显然，例如可以使用适宜的沉积工艺来构造阻挡层206,例如原子层沉积（英语：AtomicLayerDeposition，ALD或LPCVD英语：LowPressureCVD低压CVD、阴极減射或者溅射或类似的。[0063]在构造金属化层204之后，衬底202的表面202〇的一部分例如可以暴露，例如至少在第二区域202b中。此外，金属化层204的表面204〇可以暴露。衬底202的暴露的表面202〇和金属化层204的暴露的表面204〇可以是完全以阻挡层206覆盖的或完全以阻挡层206覆盖，如在图3Α中在示意图中示出的那样。这例如导致，在所述步骤中可以不进行掩蔽或者结构化。在接下来将阻挡层206纳入到金属化层204中时，参见图3Β，去除阻挡层206的与金属化层204具有直接接触的那部分例如在衬底202的第一区域202a中）。为此也不需要掩蔽或者结构化。显然，自调节地基于将阻挡层206纳入到金属化层204中实现去除金属化层204上的阻挡层206。[0064]在图4A至4D中根据各种实施方式分别示出在加工期间、例如在方法100期间衬底202在不同时刻4003、40013、4003、4001的示意性侧视图或横截面视图。以与前面所描述的类似的方式，在构造金属化层204和阻挡层206之后（参见图2C和3B并且在将阻挡层206纳入到金属化层204之前在阻挡层206上构造钝化层416,例如在图4A和图4B中示出的那样。[0065]钝化层416例如可以如此构造，例如借助旋转涂覆英语:Spin-Coating或喷射涂覆英语:Spray-Coating施加或借助任意其他合适的涂覆方法施加，使得所述阻挡层206被完全覆盖。接下来，可以对钝化层416进行结构化，例如可以去除钝化层416在金属化层204上面的（即在衬底202的第一区域202a中的）部分，如在图4C中示出的那样。为了对钝化层416进行结构化，可以使用光刻工艺。在此，阻挡层206可以充当抗反射层。根据各种实施方式，可以使用a-Si层作为具有小于IOOnm的层厚度作为抗反射层的阻挡层206。[0066]在所述光刻方法之后或者在曝光之后或在对钝化层416进行结构化之后，可以借助于纳入来去除阻挡层206的布置在金属化层204上的区段，如在图4D中示出的那样。[0067]钝化层416可以是如此经结构化的或可以对钝化层416如此进行结构化，使得金属化层214的表面214在纳入之后暴露并且例如可以电接触。[0068]根据各种实施方式，钝化层416可以具有以下材料组中的至少一种材料:含酰亚胺的材料例如，聚酰亚胺）、聚苯并恶唑PBO、苯并环丁烯BCB、含硅氧烷的材料、含环氧材料、环己稀Cycloethen或其他合适聚合物。[0069]根据各种实施方式，钝化层416可以具有光敏材料并且自身被光刻地结构化、例如被曝光和显影。替代地，可以使用掩膜来例如借助于等离子刻蚀或类似方式对钝化层416进行结构化。[0070]在图5A和5B中根据各种实施方式分别示出在加工期间、例如在方法100期间衬底202在不同时刻500a、500b的示意性侧视图或者横截面视图。在此，在金属化层204下面构造扩散阻挡508也称为扩散阻挡层）。[0071]换句话说，可以在将金属化层204构造在衬底202的第一区域202a中之前构造扩散阻挡508。其例如可以防止在之后将阻挡层206纳入到金属化层204期间衬底材料到达金属化层204中。如果例如衬底202具有硅或由硅构成并且由非晶硅构成的阻挡层206要被纳入到金属化层204中，则例如在没有扩散阻挡508的情况下衬底材料也可能被纳入到金属化层204中并且影响金属化层204的特性、例如提高其粗糙度和或降低其导电能力。换句话说，扩散阻挡508可以如此设置，使得所述扩散阻挡防止或者阻碍衬底材料扩散到金属化层204中。[0072]扩散阻挡508例如可以具有以下材料组中的至少一种材料:金属例如，钽、钨、钛、钼）、金属氮化物或者半金属氮化物例如，氮化硅、氮化钽、氮化钨、氮化钛、氮化钼和或金属氮氧化物或半金属氮氧化物例如，氮氧化硅Siliziumoyxynitrid、氮氧化钽、氮氧化钨、氮氧化钛、氮氧化钼或类似物例如，难熔金属合金）。扩散阻挡508也可以具有前面提及材料中的多种材料的组合。扩散阻挡508例如可以具有层叠堆，所述层叠堆具有多个彼此叠置的层，其中，相应的层可以分别具有前面提及材料中的至少一种。[0073]如在图6A和图6B中说明的那样，在将阻挡层206纳入到金属化层214中之后可以电接触金属化层214。所述接触例如可以借助于接合600a实现。在此，将至少一个接合线614d固定在金属化层214的暴露的表面214〇上。[0074]通过在在此描述的方法期间不刻蚀或以其他方式影响金属化层214的表面214〇的方式，所述表面可以非常平整和或无缺陷。因此，所接合的接合线614d非常良好地附着在金属化层214的表面214〇上。还可以附加地在接触金属化层214之前，在金属化层214的表面214〇上构造增附层并且接下来将接合线614d接合到增附层上未示出）。[0075]将增附层直接构造在金属化层214上例如可以借助于电涂覆所谓的电镀或借助于化学涂覆例如，无电镀，即英语:electrolessplating实现。[0076]根据各种实施方式，金属化层204可以在加工衬底202期间借助于阻挡层206密封或者保护。然后，可以在期望的时刻去除阻挡层206并且因此提供金属化层214的完好的表面214〇。例如可以直接在表面敏感工艺例如，无电镀之前去除阻挡层206。因此，金属化层204在可能的中间工艺例如，刻蚀结构等等期间可以是受保护的或被保护。因此，在纳入阻挡层206之后，例如可以实现或者稳定表面敏感工艺，例如金属化层214的无电镀。[0077]为了电接触金属化层204,将阻挡层206纳入到金属化层204中可能是必要的，因为阻挡层206是电绝缘的或至少比金属化层204更不能导电。[0078]如在图2D、3B、4D和6B中说明的那样，阻挡层可以在衬底202的第二区域202b中或者在金属化层204旁保留并且在那里充当钝化层或者附加的钝化层。[0079]在图7A和7B中根据各种实施方式分别示出待加工的或者经加工的衬底202的示意性侧视图或者横截面视图。例如，在构造金属化层204之前，半导体结构702例如，功率半导体结构）可以构造在衬底202中和或上，或可以将半导体结构702例如，功率半导体结构）构造在衬底202中和或上，如在图7A中说明的那样。[0080]半导体结构702可以具有逻辑结构、存储器结构或类似物。[0081]功率半导体结构702例如可以具有或是功率晶体管结构、功率二极管结构、晶闸管结构等。在图7B中例如说明IGBTBipolartransistormitisolierterGate-Elektrode:绝缘栅双极型晶体管结构。[0082]在此，半导体结构702可以定义衬底202的两个区域202a、202b。衬底202的第一区域202a例如可以是以下区域:在所述区域中半导体结构702需电接触。换句话说，半导体结构702可以具有至少一个接触结构，所述至少一个接触结构应借助于金属化层204、214接触。[0083]如在图7B中示出的那样，金属化层204可以是如此构造的或如此被构造，使得所述金属化层在半导体衬底202的多个第一区域202a中电接触半导体结构702或功率半导体结构702。根据在此描述的方法，阻挡层206布置在衬底的剩余的区域202b中，即例如在金属化层204的电接触部712、714、716、718旁。因此，衬底202具有多个第一区域202和多个第二区域202b，在所述多个第一区域上布置有金属化层204或者在所述多个第一区域上布置有相应的电接触部712、714、716、718，所述多个第二区域没有金属化层204，并且由阻挡层206覆盖。[0084]为了分别提供期望的半导体结构702或者功率半导体结构702,衬底202是相应地自身掺杂的并且还具有掺杂的区域720、722、724。例如在图78中示出的那样，衬底202可以是以第一掺杂类型P掺杂或η掺杂掺杂的。在所述衬底中，可以构造有区域720、722、724或可以构造区域720、722、724，这些区域具有第二掺杂类型〇1掺杂或?掺杂），所述第二掺杂类型不同于所述第一掺杂类型。[0085]显然，可以在衬底202中构造有源极区域720或在衬底202中构造源极区域720,其中，所述金属化层204具有源极接触部712,所述源极接触部电接触源极区域720。在源极区域720上，可以构造有栅极结构714g或构造栅极结构714g，其中，金属化层204具有栅极接触部714,所述栅极接触部电接触栅极结构714g。此外，可以在衬底202中构造有漏极区域724或构造漏极区域724,例如以漏极环724的形式，其中，所述金属化层204具有漏极接触部718，所述漏极接触部电接触漏极区域724。[0086]此外，可以在衬底202中构造有边缘终端结构722或构造边缘终端结构722、例如多个彼此分离的区域722,其中，金属化层204具有边缘终端接触部结构716、例如多个彼此分离的边缘终端接触部716,所述多个彼此分离的边缘终端接触部电接触边缘终端结构722。边缘终端结构722例如可以在横向上环形地包围源极区域720。[0087]如在7B中说明的那样，在衬底中和或上可以构造有IGBT结构或构造IGBT结构。所述IGBT结构在衬底202中具有相应地掺杂的源极漏极区域720、724以及栅极结构714g和边缘终端结构722。在此，设置有相应的电接触部712、714、716、718，如前面示例性地针对金属化层204所描述的那样。根据各种实施方式，电接触部712、714、716、718中的每一个可以具有扩散阻挡508和含铝的金属化层204以作为金属化部的层叠堆的形式）。在电接触部712、714、716、718之间或者旁边的区域借助于阻挡层206覆盖。阻挡层206的在加工期间已经覆盖电接触部712、714、716、718的那部分纳入到其中，如前面所描述的那样。[0088]根据各种实施方式，在衬底202的侧壁上构造有绝缘结构726或构造绝缘结构726。这例如防止衬底202的前侧202〇与背侧之间的电短路。[0089]根据各种实施方式，借助于在此描述的方法100,可以加工或者制造半导体构件例如IGBT，参见图7B。在此，所述半导体构件具有以下：具有硅的半导体衬底202、具有多个用于电接触构造在所述衬底中和或上的半导体结构的电接触部，其中，所述多个电接触部中的每一个具有铝和例如纳入到所述铝中的硅，其中，半导体衬底202的至少一个第二区域202b没有金属化层204;具有非晶硅的阻挡层206,其中，阻挡层206布置在半导体衬底202的至少一个第二区域202b上。在此，阻挡层206可以覆盖衬底202的不由金属化层204覆盖或者不由金属化层204的电接触部接触的每一区域。[0090]在图8A至8G中，根据各种实施方式分别示出在加工800a-800g期间衬底202在不同时刻800a-800g的示意性侧视图或者横截面视图。[0091]图8A说明在加工的第一时刻800a的衬底202。衬底202例如具有半导体材料。显然，衬底202可以是硅晶片、硅芯片或任意其他合适的半导体衬底。半导体衬底202可以具有待加工的表面202〇也称为主表面或前侧）。[0092]在衬底202中和或上，例如可以构造有至少一个半导体结构702或构造至少一个半导体结构702，例如IGBT结构或任意其他半导体结构，如前面所描述的那样。[0093]图8B说明在衬底202的整个暴露表面202〇上构造层叠堆804之后的衬底202。根据各种实施方式，层叠堆804可以具有能够导电的扩散阻挡508和金属化层204。替代地，取代层叠堆804,也可以在所述衬底上施加仅仅一个单个金属化层204。也可以将扩散阻挡508视为金属化部的一部分，因为所述扩散阻挡是能够导电的，从而也可以将层叠堆804视为金属化部。[0094]金属化部804可以电接触半导体结构702。如前面所描述的那样，金属化部804可以具有金属化层204,其中，金属化层204可以具有铝或铝铜合金。[0095]如在图8C中说明的那样，根据各种实施方式可以对金属化部804进行结构化，参见图5B。在此，所述结构化如此实现，使得金属化部804覆盖衬底202的多个第一区域202a，其中，使衬底202的多个第二区域202b暴露。显然，金属化部804在多个第一区域202a中具有与衬底202的直接物理电接触。衬底202的多个第二区域202b不具有与金属化部804的直接物理电接触。[0096]衬底202的第一区域202a和第二区域202b例如由待电接触的半导体结构702定义。[0097]如在图8D中说明的那样，在金属化部804上可以构造有阻挡层206或构造阻挡层206。阻挡层206可以具有与金属化层204的直接物理接触，使得阻挡层206可以被纳入到所述金属化层中。在多个第二区域202b中，阻挡层206可以直接构造在衬底202上或可以将阻挡层206直接构造在衬底202上。[0098]自时刻800d起，阻挡层206例如在进一步加工期间保护位于其下的结构。[0099]如在图8E中说明的那样，在阻挡层206上可以构造有至少一个钝化层416或构造至少一个钝化层416,参见图4B。然后可以借助于可以充当抗反射层的阻挡层206对所述至少一个钝化层进行结构化，如在图8F中说明的那样，参见图4C。[0100]可以如此对钝化层416进行结构化，从而使衬底202的多个第一区域202a中的阻挡层206暴露。[0101]接下来，可以借助于将阻挡层206纳入到金属化层204中部分地去除阻挡层206,例如去除衬底202的多个第一区域202a中的阻挡层206,使得可以电接触所述多个第一区域，如在图8G中所示出的那样，参见图4D。[0102]借助于将阻挡层206纳入到金属化层204中，可以完全去除多个第一区域202a中的阻挡层。显然，在纳入之前，金属化层204的表面204〇以阻挡层206覆盖，其中，在纳入之后，混合金属化层214由金属化层204和阻挡层206构成，具有新表面214〇。[0103]根据各种实施方式，可以借助于在此描述的方法加工或者制造半导体构件（例如IGBT，参见图8G，在此，所述半导体构件可以具有以下:具有硅的半导体衬底202、具有铝的金属化层204和例如纳入到铝中的）硅，其中，所述金属化层204布置在所述半导体衬底202的第一区域202a上，其中，所述半导体衬底202的至少一个第二区域202b没有金属化层204;扩散阻挡508,所述扩散阻挡布置在半导体衬底202与金属化层204之间；具有非晶硅的阻挡层206,其中，所述阻挡层206布置在半导体衬底202的至少一个第二区域202b上。[0104]示例1是一种方法，所述方法具有:在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有金属化层;在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在所述衬底的至少一个第一区域中直接邻接所述金属化层;借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。在此，可以在所述金属化层上构造所述阻挡层，或换句话说，所述阻挡层的构造可以如此实现，使得所述金属化层布置在所述阻挡层与所述衬底之间。[0105]在示例2中，根据示例1的方法例如在去除所述阻挡层之前还可以选择性地具有：在所述阻挡层上构造钝化层。[0106]在示例3中，根据示例2的方法例如在去除所述阻挡层之前还可以选择性地具有：对所述钝化层进行结构化。[0107]在示例4中，根据示例3的方法例如可以选择性地具有:对所述钝化层的结构化借助于光刻技术实现，并且所述阻挡层设置为抗反射层。为此，所述阻挡层可以布置在所述金属化层上。[0108]在示例5中，根据示例3或4的方法例如可以选择性地具有:对所述钝化层的结构化如此实现，使得在所述衬底的至少一个第一区域中去除所述钝化层并且使所述阻挡层暴露。[0109]在示例6中，根据示例1至5之一的方法例如在去除所述阻挡层之后还可以选择性地具有:接触所述衬底的至少一个第一区域中的金属化层。[0110]在示例7中，根据示例6的方法例如可以选择性地具有:所述金属化层的接触借助于将接合线接合到所述金属化层上实现。[0111]在示例8中，根据示例6或7的方法例如在去除所述阻挡层之后并且在接触金属化层之前还可以选择性地具有:在所述金属化层上构造增附层，以接触所述金属化层。所述增附层可以是能够导电的并且例如具有镍、钯、金或由其构成。替代地，能够导电的增附层具有其他金属或金属合金或由其构成。[0112]在示例9中，根据示例8的方法例如可以选择性地具有:借助于电涂覆例如电镀）或化学涂覆例如无电镀实现能够导电的增附层的构造。[0113]在示例10中，根据示例1至9之一的方法例如在构造金属化层之前还可以选择性地具有:在所述衬底中和或上构造功率半导体结构。在此，所述功率半导体结构可以是IGBT结构。[0114]在示例11中，根据示例1至10之一的方法例如可以选择性地具有:将所述阻挡层纳入到所述金属化层中借助于退火工艺实现。[0115]在示例12中，根据示例1至11之一的方法例如可以选择性地具有:所述阻挡层的构造借助于在预定义的沉积温度下在使用化学沉积工艺或物理沉积工艺的情况下沉积阻挡层来实现。[0116]在示例13中，根据示例12的方法例如可以选择性地具有:所述金属化层的材料和所述阻挡层以及所述沉积温度如此选择，使得所述阻挡层的材料与所述金属化层的材料基本上仅在所述沉积温度以上混合。[0117]在示例14中，根据示例1至13之一的方法例如可以选择性地具有:所述阻挡层具有电绝缘材料或由其构成。[0118]在示例15中，根据示例1至14之一的方法例如可以选择性地具有:所述阻挡层具有非晶硅或由其构成。[0119]在示例16中，根据示例1至15之一的方法例如可以选择性地具有:所述阻挡层的构造借助于在低于200°C的沉积温度下在使用化学沉积工艺或物理沉积工艺的情况下沉积非晶硅来实现。[0120]在示例17中，根据示例1至16之一的方法例如可以选择性地具有:所述金属化层具有铝或由其构成。[0121]在示例18中，根据示例16和17的方法例如可以选择性地具有:将所述阻挡层中的硅纳入到所述金属化层的铝中在高于200°C的温度下实现。[0122]在示例19中，根据示例1至18之一的方法例如可以选择性地具有:所述衬底具有半导体材料或由其构成。所述半导体材料例如可以是硅。[0123]在示例20中，根据示例1至19之一的方法例如可以选择性地具有:在所述金属化层与所述衬底之间构造扩散阻挡。所述扩散阻挡可以是能够导电的。[0124]在示例21中，根据示例1至20之一的方法例如可以选择性地具有:所述阻挡层具有小于IOOnm的层厚度。[0125]在示例22中，根据示例1至21之一的方法例如可以选择性地具有:所述金属化层具有大于500nm的层厚度。此外，所述金属化层可以具有大于Ιμπι的层厚度，例如在大约Ιμπι至大约5μπι的范围内的层厚度。因此，例如所述半导体衬底中的功率半导体结构可以是电接触的或可以被电接触。[0126]在示例23中，根据示例1至22之一的方法例如可以选择性地具有:所述阻挡层的层厚度小于所述金属化层的层厚度。[0127]示例24是一种半导体构件，其借助于根据示例1至23之一的方法制造。[0128]示例25是一种半导体构件，其具有：具有硅的半导体衬底；具有铝和硅的金属化层，其中，所述金属化层布置在所述半导体衬底的第一区域上，其中，所述半导体衬底的至少一个第二区域没有金属化层;布置在所述半导体衬底与所述金属化层之间的扩散阻挡；具有非晶硅的阻挡层，其中，所述阻挡层布置在所述半导体衬底的至少一个第二区域上。[0129]示例26是一种方法，所述方法具有:在衬底的至少一个第一区域上构造具有至少一个金属化层的金属化部，其中，在构造所述金属化部之后，所述衬底的至少一个第二区域没有金属化部;在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在所述衬底的至少一个第一区域中直接邻接所述金属化层；借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。在此，可以将阻挡层构造在所述金属化层上，或换句话说，所述阻挡层的构造可以如此实现，使得所述金属化层布置在所述阻挡层与所述衬底之间。[0130]示例27是一种半导体构件，其具有:具有硅的半导体衬底;具有至少一个金属化层和扩散阻挡层的金属化部，其中，所述金属化部布置在所述半导体衬底的第一区域上，其中，所述半导体衬底的至少一个第二区域没有金属化部，其中，所述金属化层具有铝和硅，其中，所述扩散阻挡层布置在所述半导体衬底与所述金属化层之间；具有非晶硅的阻挡层，其中，所述阻挡层布置在所述半导体衬底的至少一个第二区域上。[0131]所述扩散阻挡层可以设置成所述扩散阻挡层使所述金属化层与所述半导体衬底完全分离，使得所述金属化层虽然具有与所述半导体衬底的电接触但却与所述半导体衬底物理分离。[0132]所述金属化层具有如下材料:所述材料适合吸收所述阻挡层的预定义量的材料。例如铝可以吸收一定量的硅。[0133]示例28是一种用于钝化硅衬底的方法，所述方法具有:在所述硅衬底的至少一个第一区域上构造具有至少一个金属化层的金属化部，其中，在构造所述金属化部之后，所述硅衬底的至少一个第二区域没有金属化部;在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在所述衬底的至少一个第一区域中直接邻接所述金属化层;在所述阻挡层上构造钝化层;对所述钝化层进行结构化并且在此使所述阻挡层在所述至少一个第一区域中暴露;借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层;接下来，电接触所述金属化层。在此，可以将所述阻挡层构造在所述金属化层上，或换句话说，所述阻挡层的构造可以如此实现，使得所述金属化层布置在所述阻挡层与所述衬底之间。[0134]根据各种实施方式，在将所述阻挡层纳入到所述金属化层中时，可以同时对在阻挡层206上已经构造的经结构化的钝化层进行退火，例如参见图4D。所述钝化层例如可以借助于旋转涂覆来施加并且借助于光刻工艺来结构化。[0135]根据各种实施方式，所述扩散阻挡可以具有合金，例如AlSiCu或TiW。根据各种实施方式，可以使用金属化部，所述金属化部具有金属异质结构，例如由第一层和布置在所述第一层上的第二层构成的层叠堆。第一层可以具有AlSiCu合金或TiW合金或由其构成例如作为相对于含硅的衬底的扩散阻挡），并且所述第二层可以具有铝或AlCu合金或由其构成。所述金属化部、例如由扩散阻挡和金属化层构成的层叠堆或仅仅所述金属化层可以借助于光刻和湿化学刻蚀结构化。[0136]根据各种实施方式，所述金属化层在所述纳入之后可以具有所述阻挡层的材料，这例如可以借助于EDXenergiedispersiver.能量色散型X射线光谱或SIMSI-Massenspektrometrie:次级离子质谱法来测量。[0137]根据各种实施方式，所述阻挡层可以具有非晶硅，所述阻挡层被部分地纳入到经结构化的金属化层中，即显然被自调节地去除。所述阻挡层的剩余部分在纳入之前和之后可以是电绝缘的。显然，在纳入之后，非晶硅的一部分可以剩余在所述衬底上，例如在横向上在所述金属化层的分别两个彼此相邻的区域之间。[0138]如前面所描述的那样，可以使用扩散阻挡508来保护金属化层204以免位于其下面的层例如，位于其下面的衬底，例如硅衬底）中的材料的扩散。在此，所述金属化层在纳入阻挡层206之前可以具有纯铝或纯铝铜，即例如显然没有阻挡层206的材料例如娃）。在将阻挡层206纳入到金属化层204中之后，其然后相应地具有阻挡层206的材料例如娃）。

权利要求：1.一种方法，所述方法具有：在衬底的至少一个第一区域上构造金属化层，其中，在构造所述金属化层之后，所述衬底的至少一个第二区域没有所述金属化层；在所述衬底的至少一个第一区域上并且在所述衬底的至少一个第二区域上构造阻挡层，其中，所述阻挡层在所述衬底的至少一个第一区域中直接邻接所述金属化层；借助于将所述阻挡层纳入到所述金属化层中去除所述衬底的至少一个第一区域中的阻挡层。2.根据权利要求1所述的方法，还具有：在去除所述阻挡层之前，在所述阻挡层上构造钝化层。3.根据权利要求2所述的方法，还具有：在去除所述阻挡层之前，借助光刻技术对所述钝化层进行结构化。4.根据权利要求1至3中任一项所述的方法，还具有：在去除所述阻挡层之后，接触所述衬底的第一区域中的金属化层。5.根据权利要求4所述的方法，还具有：在去除所述阻挡层之后并且在接触所述金属化层之前，在所述金属化层上构造能够导电的增附层和或能够导电的籽晶层以接触所述金属化层。6.根据权利要求1至5中任一项所述的方法，还具有：在构造所述金属化层之前，在所述衬底中和或在所述衬底上构造功率半导体结构。7.根据权利要求1至6中任一项所述的方法，其中，所述阻挡层具有电绝缘材料或由电绝缘材料构成。8.根据权利要求1至7中任一项所述方法，其中，所述金属化层具有铝或由铝构成；其中，所述阻挡层具有非晶硅或由非晶硅构成。9.根据权利要求1至8中任一项所述的方法，其中，所述阻挡层具有小于IOOnm的层厚度。10.根据权利要求1至9中任一项所述的方法，其中，所述阻挡层的层厚度小于所述金属化层的层厚度。11.一种半导体构件，其借助于根据权利要求1至10中任一项所述的方法制造。12.—种半导体构件，其具有：具有硅的半导体衬底202;具有铝和硅的金属化层204，其中，所述金属化层204布置在所述半导体衬底202的至少一个第一区域202a上，其中，所述半导体衬底202的至少一个第二区域202b没有所述金属化层204;能够导电的扩散阻挡（508，其布置在所述半导体衬底（202与所述金属化层（204之间；具有非晶硅的阻挡层206，其中，所述阻挡层206布置在所述半导体衬底202的至少一个第二区域202b上。

百度查询： 英飞凌科技股份有限公司 半导体构件、用于加工衬底的方法和用于制造半导体构件的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD