申请/专利权人：夏普株式会社

申请日：2015-08-21

公开（公告）日：2023-03-21

公开（公告）号：CN107980180B

主分类号：H01L31/068

分类号：H01L31/068;H01L31/0224

优先权：

专利状态码：有效-授权

法律状态：2023.03.21#授权;2018.05.25#实质审查的生效;2018.05.01#公开

摘要：光电转换元件具备：半导体基板1；第一i型半导体膜2，其设置于半导体基板1的一侧的表面的一部分；第一半导体区域，其由设置在第一i型半导体膜2上的第一导电型半导体膜3构成；以及第一电极层9，其设置在第一半导体区域上，所述光电转换元件具有第一导电膜11a，其夹装在第一半导体区域与第一电极层9之间的局部。

主权项：1.一种太阳能电池，其特征在于，具备：半导体基板；第一i型半导体膜，其设置于所述半导体基板的一侧的表面的一部分；第一半导体区域，其由设置在所述第一i型半导体膜上的第一导电型半导体膜构成；第一电极层，其由金属构成并设置在所述第一半导体区域上；第二i型半导体膜，其设置于所述半导体基板的所述表面的其它的一部分；第二半导体区域，其由设置在所述第二i型半导体膜上的第二导电型半导体膜构成；第二电极层，其设置在所述第二半导体区域上；以及第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部，并相互隔开地设置有多个，所述第一电极层与所述第一导电型半导体膜以及所述第一导电膜这双方都接触，所述第一导电膜被所述第一电极层覆盖。

全文数据：光电转换元件技术领域[0001]本发明涉及一种光电转换元件。背景技术[0002]近年来，特别是从地球环境问题的观点出发，将太阳能直接转换为电能的太阳能电池，作为下一代的能源的期待急剧高涨。对于太阳能电池，存在有使用了化合物半导体或有机材料等各种各样的种类的电池，但是，当前，成为主流的是使用了晶体硅的电池。[0003]太阳能电池有两种，一种是太阳光入射的受光面、以及作为受光面的相反侧的背面的双面形成有电极的构造双面电极构造），还有一种是仅在背面形成有电极的构造背面电极构造）。对于背面电极构造的太阳能电池，由于受光面没有电极的部分，因此，有利于能够增加入射的太阳光的量。[0004]例如，专利文献1记载了背面电极构造的太阳能电池。根据专利文献1所记载的太阳能电池，在半导体基板的背面分别形成有in结以及ip结，in结上形成有n侧电极，ip结上形成有P型电极。在该太阳能电池中，通过从半导体基板的受光面侧入射太阳光，在半导体基板的内部生成载流子，该载流子从P侧电极和n侧电极被取出至外部。现有技术文献专利文件[0005]专利文献1:日本特开2010-80887号公报发明内容本发明所要解决的技术问题[0006]然而，近年，在太阳能电池等光电转换元件的技术区域中，强烈地希望提高特性以及可靠性，其研宄正在进行。[0007]鉴于所述的实际情况，本发明的目的在于，提尚一'种能够提尚特性以及可靠性的光电转换元件以及光电转换元件的制造方法。解决问题的手段[0008]根据本发明的第一方式，能够提供一种光电转换元件，具备:半导体基板;第一i型半导体膜，其设置于所述半导体基板的一侧的表面的一部分;第一半导体区域，其由设置在所述第一i型半导体膜上的第一导电型半导体膜构成;第一电极层，其设置在所述第一半导体区域上;第二i型半导体膜，其设置于所述半导体基板的所述表面的其它的一部分;第二半导体区域，其由设置在所述第二i型半导体膜上的第二导电型半导体膜构成;第二电极层，其设置在所述第二半导体区域上；以及第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。[0009]根据本发明的第二方式，能够提供一种光电转换元件，具备:半导体基板;第一半导体区域，其由形成于所述半导体基板的一侧的表面下的一部分的第一导电型杂质扩散区域构成;第一电极层，其设置在所述第一半导体区域上;第二半导体区域，其由形成于所述半导体基板的所述表面下的其它的一部分的第二导电型杂质扩散区域构成;第二电极辰，其设置在所述第二半导体区域上；以及第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。[0010]根据本发明的第三方式，能够提供一种光电转换元件，具备:半导体基板;第一半导体区域，其由设置在所述半导体基板的一侧的表面的第一导电型半导体膜构成;第一电极层，其设置在所述第一半导体区域上;第二半导体区域，其由设置于作为所述半导体基板的另一侧的表面的受光面的第二导电型半导体膜构成;第二电极层，其设置在所述第二半导体区域上，其中，所述光电转换元件具备第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。发明效果[0011]根据本发明，相比以往能够提供一种能够提高特性以及可靠性的光电转换元件。附图说明[0012]图1为第一实施方式的异质结型背部导体单兀的不意性剖视图D图2为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图3为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图4为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图5为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图6为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图7为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图8为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图9为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图1〇为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图11为对第一实施方式的舁质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图12为对第一实施方式的舁质结型背部导体单元的制造方法的—个示例进行图解的示意性剖视图。图13为对桌一实施方式的异质结型背部导体单兀的制造方法的一个示例进行图解的示意性剖视图。图14为对第一头施方式的异质结型背部导体单兀的制造方法的一'个示例进行图解的示意性剖视图。图15为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图16为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图17为对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图18为第二实施方式的异质结型背部导体单元的示意性剖视图。图19为第三实施方式的异质结型背部导体单元的示意性剖视图。图20为第四实施方式的杂质扩散型背部导体单元的示意性剖视图。图21为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图22为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图23为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图24为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图2f5为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图26为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图27为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图28为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图29为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图30为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图31为对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行图解的示意性剖视图。图32为第五实施方式的杂质扩散型背部导体单元的示意性剖视图。图33为第六实施方式的杂质扩散型背部导体单元的示意性剖视图。图34为第七实施方式的异质结型双面电极单元的示意性剖视图。图35为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图36为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图37为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图38为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图39为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图40为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图41为对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行图解的示意性剖视图。图42为第八实施方式的异质结型双面电极单元的示意性剖视图。具体实施方式[0013]以下，对作为本发明的一个示例的实施方式进行说明。并且，在实施方式的说明所使用的附图中，相同的参照符号表示相同部分或相当部分。[0014][第一实施方式]〈光电转换元件的结构〉图1中示出了作为本发明的光电转换元件的一个示例的第一实施方式的异质结型背部导体单元的示意性剖视图。[0015]第一'实施方式的异质结型背部导体单兀具备：由n型单晶桂基板构成的半导体基板1;设置于半导体基板1的一侧的表面背面的一部分的第一i型半导体膜2;由设置在第一i型半导体膜2上的p型非晶硅膜构成的第一导电型半导体膜3第一半导体区域）；设置在第一导电型半导体膜3上的第一导电膜11a;以及设置在第一导电膜lla上的第一电极层9。[0016]此外，第一实施方式的异质结型背部导体单元具备:设置于半导体基板丨的背面的其它的一部分的第二i型半导体膜4;由设置在第二i型半导体膜4上的n型非晶硅膜构成的第一的第二导电型半导体膜5第二半导体区域）；以及设置在第一的第二导电型半导体膜5上的第二电极层10。[0017]此外，第一实施方式的异质结型背部导体单元具备:设置在半导体基板1的另一侧的表面受光面的第三i型半导体膜6;设置在第三i型半导体膜6上的第二的第二导电型半导体膜7;以及设置在第二的第二导电型半导体膜7上的反射防止膜8。[0018]如图1所示，第一电极层9沿着夹装在第一导电型半导体膜3与第一电极层9之间的一部分的第一导电膜lla的表面，延伸到第一导电型半导体膜3上。即，第一电极层9与第一导电型半导体膜3以及第一导电膜lla这双方都接触，此外，第一导电膜ila也与第一导电型半导体膜3以及第一电极层9这双方都接触。[0019]作为半导体基板1，可以优选使用n型单晶硅基板，但是，并不限定于n型单晶硅基板，例如能够使用一直以来公知的半导体基板。半导体基板1的厚度并不特别限定，例如能够设为50ym以上300wn以下，可以优选设为100ym以上200i4m以下。此外，半导体基板1的电阻率也不特别限定，例如能够设为0.1Q•cm以上10D以下。此外，n型杂质的杂质浓度例如能够设为，1X1〇18个cm3以上丨x12Q个cm3以上。当然，杂质浓度大于丨型。[0020]作为第一i型半导体膜2,可以优选使用i型非晶硅膜，但并不限定于i型非晶硅膜，例如可以使用一直以来公知的i型半导体膜。第一i型半导体膜2的厚度并不特别限定，例如可以设为lnm以上50nm以下。[0021]并且，本说明书中“i型”是指，不仅是完全的本征的状态，如果是充分低浓度n型杂质浓度小于1X1〇19个cm3,且p型杂质浓度小于1X1019个cm3则也包含混入有n型或p型的杂质的状态。n型杂质浓度以及p型杂质浓度能够通过二次离子质量分析法（SIMS;SecondaryIonMassSpectrometry来进行测量。[0022]此外，本说明书中“非晶硅”不仅包含硅原子的未结合键悬挂键未以氢终止的非晶硅，还包含氢化非晶硅等的硅原子的未结合键以氢终止的非晶硅。[0023]作为第一导电型半导体膜3,可以优选使用p型非晶硅膜，但是并不限定于p型非晶硅膜，例如可以使用一直以来公知的p型半导体膜。作为第一导电型半导体膜3所包含的p型杂质，例如能够使用硼，p型杂质的浓度例如能够设为5X1019个cm3程度。第一导电型半导体膜3的厚度并不特别限定，例如能够设为5nm以上50nm以下。[0024]作为第二i型半导体膜4,优选使用i型非晶硅膜，但是并不限定于i型非晶硅膜，例如可以使用一直以来公知的i型半导体膜。第二i型半导体膜4的厚度并不特别限定，例如可以设为lnm以上50nm以下。[0025]作为第一的第二导电型半导体膜5,可以优选使用n型非晶硅膜，但是并不限定于n型非晶硅膜，例如可以使用一直以来公知的n型半导体膜。作为第一的第二导电型半导体膜5所包含的n型杂质，例如可以使用磷。第一的第二导电型半导体膜5的厚度并不特别限定，例如能够设为5nm以上50nm以下。[0026]作为第三i型半导体膜6,可以优选使用i型非晶硅膜，但是，并不限定于i型非晶硅膜，例如可以使用一直以来公知的i型半导体膜。第三i型半导体膜6的厚度并不特别限定，例如可以设为lnm以上50nm以下。[0027]作为第二的第二导电型半导体膜7,可以优选使用n型非晶硅膜，但是，并不限定于n型非晶硅膜，例如可以使用一直以来公知的n型半导体膜。作为第二的第二导电型半导体膜7所包含的n型杂质，例如可以使用憐，n型杂质的浓度例如能够设为5xl〇i9个cm3程度。此外，第二的第二导电型半导体膜7的厚度并不特别限定，例如可以设为5nm以上50nm以下。[0028]作为反射防止膜8,例如，能够使用氧化物层以及氮化物层中的至少一者。作为氧化物层，例如能够使用氧化硅层等。此外，作为氮化物层，例如能够使用氮化硅层等。因而，作为反射防止膜8，例如，能够使用氧化硅层的单层、氮化硅层的单层、或氧化硅层与氮化硅层的层压体等。反射防止膜8的厚度例如能够设为4〇nm以上8〇〇nm以下。[0029]作为第一电极层9以及第二电极层10并不特别限定，而能够使用具有导电性的材料，f中，可以优选使用铝以及银中的至少一者。此外，只要第一电极层9的厚度大于第一导电膜11a的厚度即可，例如能够设为〇_5um以下。此外，第二电极层1〇的厚度并不特别限定，例如能够设为0.5wn以下。[0030]作为第一导电膜lla，相对于第一导电型半导体膜3以及第一电极层9而具有较高的密合性，且具有导电性即可。例如，可列举出IT〇铟锡氧化物）、Zn〇氧化锌）、％〇氧化锡）、iwo舆掺杂氧化锌）、FT0掺杂了氟的氧化锡等。只要第一导电膜Ua的厚度小于第一电极层9的厚度即可，更优选为第一电极层9的厚度的一半以下，进一步优选为2〇nm以下。[0031]〈光电转换元件的制造方法以下，参照图2〜图I7的示意性剖视图对第一实施方式的异质结型背部导体单元的制造方法的一个示例进行说明。首先，如图2所示，在半导体基板1的受光面的整个面形成第三i型半导体膜6,在第三i型半导体膜6的受光面的整个面形成第二的第二导电型半导体膜7。[0032]第三i型半导体膜6的形成方法以及第二的第二导电型半导体膜7的形成方法并不特别限定，例如陡够使用等尚子CVDChemicalVaporDeposition法。[0033]并且，也可以在半导体基板1的受光面形成第三i型半导体膜6之前，在半导体基板1的受光面形成凹凸。这样的凹凸，例如能够在半导体基板丨的背面的整个面形成了纹理掩模之后，通过对半导体基板1的受光面进行纹理蚀刻来形成。作为纹理掩模，例如，能够使用氮化硅或氧化硅。此外，作为用于纹理蚀刻的蚀刻剂，例如，能够使用能够溶解硅的碱溶液。[0034]接着，如图3所示，在半导体基板1的背面的整个面形成第一i型半导体膜2,在第一i型半导体膜2上形成第一导电型半导体膜3。第一i型半导体膜2以及第一导电型半导体膜3的形成方法并不特别限定，例如能够使用等离子CVD法。[0035]接着，如图4所示，在半导体基板1的背面，仅在残留有第一i型半导体膜2与第一导电型半导体膜3的层压体51的一部分上形成光致抗蚀剂等的蚀刻掩模12。[0036]接着，如图5所示，将蚀刻掩模U作为掩模，在厚度方向上对第—i型半导体膜2与第一导电型半导体膜3的层压体51的一部分进行蚀刻。由此，使半导体基板丨的表面暴露。并且，替代将蚀刻掩模12作为掩模而使用的蚀刻，例如也可以通过激光的照射将层压体51的一部分去除。[0037]接着，如图6所示，从第一导电型半导体膜3将蚀刻掩模12完全去除。[0038]接着，如图7所示，以覆盖半导体基板1的背面侧的暴露部分的方式形成第二丨型半导体膜4,并在第二i型半导体膜4上形成第一的第二导电型半导体膜5。第二〗型半导体膜4以及第一的第二导电型半导体膜5的形成方法并不特别限定，例如能够使用等离子CVD法。[0039]接着，如图8所示，仅在残留有半导体基板1的背面侧的第二i型半导体膜4与第一的第二导电型半导体膜5的层压体52的一部分上形成光致抗蚀剂等的蚀刻掩模13。[0040]接着，如图9所示，将蚀刻掩模13作为掩模，在厚度方向上对由第二i型半导体膜4和弟一的弟一导电型半导体膜5构成的层压体52的一部分进行蚀刻，从而使第一导电型半导体膜3的一部分暴露。[0041]接着，如图1〇所示，从第一的第二导电型半导体膜5将蚀刻掩模L3完全去除。_2]接着，如图11所不，以覆盖第一导电型半导体膜3以及第一的第二导电型半导体膜5的各自的背面的整个面的方式形成导电膜n。导电膜n的形成方法并不特别限制，例如能够使用溅射法等。[0043]导电膜11为用于构成导电膜11a的膜，因而，其材料相对于第一导电型半导体膜3以及第一电极层9而具有较高的密合性，且具有导电性即可。例如，可列举出IT〇铟锡氧化物）、ZnO氧化锌）、SnO氧化锡）、IW0鹤掺杂氧化锌）、FT0掺杂了氟的氧化锡等。导电膜11的厚度小于第一电极层9的厚度即可，更优选为第一电极层9的厚度的一半以下。_4]接着，如图12所示，在导电膜11上，在仅残留有第一导电膜Ua的—部分形成光致抗蚀剂等的蚀刻掩模14。[0045]接着，如图I3所示，将蚀刻掩模14作为掩模，去除导电膜U。由此，使第一导电型半导体膜3的表面的一部分、和第一的第二导电型半导体膜5的表面全部暴露。导电膜^的去除方法并不特$限制，能够使用湿蚀刻、千蚀刻等蚀刻。此外，替代蚀刻，也可以通过激光的照射去除导电膜11。[0046]接着，如图14所示，通过去除蚀刻掩模14，而形成有第—导电膜心。[0047]接着，图15如所示，在第一导电型半导体膜3以及第一的第二导电型半导体膜5的表面的一部分的区域上，例如设置光致抗蚀剂等蚀刻掩模15。蚀刻掩模15在要形成第一电极层9以及第二电极层1〇的区域具有开口部。[0048]~接着，如图16所示，在蚀刻掩模15的表面上以及从蚀刻掩模15暴露的第一导电型半导体膜3、第一导电膜11a、以及第一的第二导电型半导体膜5上，例如通过溅射法或蒸镀法等层压电极层16。~[0049]电极层I6为用于形成第一电极层9以及第二电极层1〇的层，因而，并不特别限定而能够使用具有导电性的材料。其中，可以优选使用铝以及银中的至少一者。电极层16的厚度并不特别限定，至少以厚于第一导电膜11a的厚度的方式形成。[0050]接着，如图17所示，去除蚀刻掩模15,并连同蚀刻掩模15一起去除蚀刻掩模15上的电极层16,而形成有设置在第一导电型半导体膜3上的第一电极层9和设置在第一的第二导电型+寸体1旲5上的弟一电极层1〇。并且，替代使用了蚀刻掩模15的蚀刻，例如也可以通过激光的照射形成第一电极层9以及第二电极层10。[0051]之后，如图1所示，在第二的第二导电型半导体膜7的受光面上形成反射防止膜8。反射防止膜8的形成方法并不特别限定，例如能够使用蒸汽氧化法、常压CVD法、s〇G的涂布烧制、等离子CVD法或常压CVD法、。具体而言，作为氧化硅层，例如能够通过蒸汽氧化法、常压CVD法、S0G的涂布烧制容易地形成氧化硅层，能够通过等离子CVD法或常压CVD法容易地形成氮化硅层。[0052]通过以上步骤，完成了图1所示的构成的第一实施方式的异质结型背部导体单元。[0053]〈作用效果〉第一实施方式中，在第一导电型半导体膜3第一半导体区域）上设置有第一导电膜11a，设置在第一导电膜11a上的第一电极层9沿着第一导电膜11a的表面延伸至第一导电型半导体膜3上。由此，第一实施方式的异质结型背部导体单元的特性以及可靠性得到提高。对此，一边与其它的结构进行比较一边进行说明。[0054]关于异质结型背部导体单元，如专利文献1所公开那样，在硅半导体与电极并没有经由其它的部件而在其整个面以直接接触的方式构成的情况下，存在有易于产生电极剥离的趋势。这是因为，存在有与由硅半导体那样的晶体硅和金属构成的电极的密合性较低的趋势。[0055]不过，从消除电极剥离这样的观点出发，在夹装有用于遍及电极与硅半导体之间的整个面而提高密合性的其它的部件的情况下，与不经由其它的部件的情况相比，会导致电极的接触电阻变大。[0056]与此相对，如图1所示，通过将相对于硅半导体以及电极的两种材料而具有优异的密合性的导电膜夹装在电极与硅半导体之间的一部分，能够消除电极剥离的问题，而且降低接触电阻。[0057]g卩，第一电极层9电极与第一导电型半导体膜3硅半导体）的较低的密合性，通过在第一电极层9与第一导电型半导体膜3之间夹装相对于它们具有优异的密合性的第一导电膜11a来消除。此外，通过在第一电极层9与第一导电型半导体膜3之间的一部分夹装第一导电膜11a，第一电极层9的一部分与第一导电型半导体膜3直接接触的构成，从而相比在整个面夹装其它的部件的情况相比，接触电阻的增大得到抑制。因而，根据第一实施方式的异质结型背部导体单元，光电转换元件的特性以及可靠性得到提高。[0058]此外，从降低接触电阻的观点出发，优选第一导电膜ila的薄膜电阻值低于第一导电型半导体膜3的薄膜电阻值，特别是，更优选为500MQ□以下，进一步优选为5〇Q□以下。[0059]第一实施方式中，如图1所示，优选第一导电膜11a被第一电极层9覆盖。在该情况下，从第一导电膜11a上沿着第一导电膜11a的表面而延伸至第一导电型半导体膜3上的第一电极层9,在第一导电型半导体膜3的表面上以包围第一导电膜lla的周围的方式形成。因而，例如，与第一导电膜11a的一部分暴露在外部的情况相比，能够进一步提高第一导电膜lla与第一电极层9的密合性。[0060]第一实施方式中，如图1所示，优选第一导电膜lla形成为岛状。在该情况下，第一导电膜1la能够像楔子那样发挥功能，因此，两者的密合性进一步得到提高。此外，能够通过光致抗蚀剂等而容易地形成这种形状的第一导电膜lla。[0061]第一实施方式中，优选第一导电膜lla的厚度为第一电极层9的厚度的一半以下。在该情况下，能够进一步降低接触电阻，并且，能够充分地维持密合性。更优选第一导电膜lla的厚度为第一电极层9的厚度的一半以下，进一步优选为丨4以下。[0062]而且，优选第一导电膜lla的厚度为500nm以下，更优选为20nm以下。在该情况下，不仅能够进一步降低接触电阻，还能够充分地降低由第一导电膜1la引起的光的吸收，因此，H纟够增大光电转换兀件的短路电流。此外，优选第一导电膜lla的厚度为5nm以上。在小于5nm的情况下，有时无法充分地发挥密合性的效果。[0063]此外，第一实施方式中，优选第一导电膜lla与第一导电型半导体膜3的接触面积A小于等于第一电极层9与第一导电型半导体膜3的接触面积B。在该情况下，能够充分地维持密合性，并且，能够进一步降低接触电阻。而且，由于第一导电型半导体膜3与第一电极层9之间未夹装有第一导电膜lla的面积增加，因此光的吸收也进一步降低。更优选接触面积A为接触面积B的一半以下，进一步优选为14以下。[0064][第二实施方式]〈光电转换元件的结构〉图I8中不出了作为本发明的光电转换元件的一个示例的第二实施方式的异质结型背部导体单元的示意性剖视图。[0065]第二实施方式的异质结型背部导体单元的特征在于，除了设置在第一导电型半导体膜3与第一电极层9之间的第一导电膜lla以外，还具有设置在第一的第二导电型半导体膜5与第二电极层10之间的第二导电膜lib。[0066]如图1所示，第二电极层10沿着夹装在第一的第二导电型半导体膜5与第二电极层10之间的一部分的第二导电膜lib的表面，延伸至第一的第二导电型半导体膜5上。即，第二电极层10与第一的第二导电型半导体膜5以及第二导电膜lib这双方都接触，此外，第二导电膜lib与第一的第二导电型半导体膜5以及第二电极层1〇这双方都接触。iW乃弟一守电膜Ub，相对于第一的第二导电型半导体膜5以及第二电极层⑺而具有较局的密合性，且具有导电性即可。例如，可列举出IT〇铟锡氧化物）、Zn〇氧化锋）、Sn〇氧化锡）、IW〇钨掺杂氧化锌）、FTO掺杂了氟的氧化锡等。只要第二导电膜llb的厚度小于第二电极层10的厚度即可，更优选为第二电极层1〇的厚度的一半以下，进一步优选为20nm以下。[0068]〈光电转换元件的制造方法〉第一实施方式的异质结型背部导体单元能够通过以下方法制造而成，g卩，使用第一实施方式中所说明的制造方法，在图12所示的制造工序中，仅在导电膜ii上残留第一导电膜11a的部分、和残留第二导电膜Ub的部分形成蚀刻掩模14。[0069]〈作用效果〉第二实施方式中，设置在第一导电膜11a上的第一电极层9沿着第一导电膜Ua的表面延伸弓第-导电型半导体膜3上，并且，设置在第二导电膜nb上的第二电极层1〇沿着第二导电膜lib的表面延伸至第一的第二导电型半导体膜5上。由此，第二实施方式的异质结型背部导体单元的特性以及可靠性得到提高。[0070]即，根据第二实施方式的异质结型背部导体单元，除了与第一实施方式同样的效果，而且在第一电极层10与第一的第二导电型半导体膜5之间，也能够消除密合性的问题和抑制接触电阻。因而，根据第二实施方式的异质结型背部导体单元，光电转换元件的特性以及可靠性进一步得到提高。[0071]并且，第二实施方式除了在第一的第二导电型半导体膜5与第二电极层1〇之间设置有第二导电膜lib以外与第一实施方式同样，因此，不重复同样的说明。[0072][第三实施方式]〈光电转换元件的结构〉图19中不出了作为本发明的光电转换兀件的一个示例的第三实施方式的异质结型背部导体单元的示意性剖视图。[0073]第三实施方式的异质结型背部导体单元的特征在于，具有多个设置在第一导电型半导体膜3与第一电极层9之间的第一导电膜1la，而且，具有多个设置在第一的第二导电型半导体膜5与第二电极层10之间的第二导电膜lib。[0074]如图19所示，在第一导电型半导体膜3上设置有多个岛状的第一导电膜ua。多个^一导电膜11a上的第一电极层9从第一导电膜lla上沿着第一导电膜lla的表面，具体而言，以填补第一导电膜11a的表面以及相邻的两个第一导电膜lla之间的方式，延伸至第一导电型半导体膜3上。[0075]同样地，在第一的第二导电型半导体膜5上设置有多个岛状的第二导电膜lib。多个第二导电膜lib上的第二电极层1〇从第二导电膜ub上沿着第二导电膜nb的表面，具体而言，以填补第二导电膜llb的表面以及相邻的两个第二导电膜llb之间的方式，延伸至第一的第二导电型半导体膜5上。[0076]〈光电转换元件的制造方法第三实施方式的异质结型背部导体单元通过以下的方法制造而成，g卩，使用第一实施方式中所说明的制造方法，在图I2所示的制造工序中，仅在导电膜ii上残留多个第一导电膜lla的部分和残留多个第二导电膜llb的部分，形成蚀刻掩模14。L、、、1丄刀、刀」岁1弟一导电膜Ua以及第二导电膜Ub的情况下，特别是，通过将它们形成为岛状，从而能够容易地形成均匀的第一导电膜Ua以及第二导电膜1113。[0078]〈作用效果〉、第二实^方式中，在第一导电型半导体膜3上以及第一的第二导电型半导体膜5上分别设置有多个第一导电l^lla以及第二导电膜ub。第一电极层9沿着第一导电膜Ua的表面，且以填补各^一导，膜lla之间的方式延伸至第一导电型半导体膜3上。同样地，第二电极层10沿^第二f电膜lib的表面，且以填补各第二导电膜llb之间的方式延伸至第一的第二导电型半导体膜5上。由此，第二实施方式的异质结型背部导体单元的特性以及可靠性得到提尚。[00=g卩，棚第三实施方式的异质结型背部导体单元，除了与第二实施方式酣的效果，第一电极层9第二电极层10与第一导电膜ila第二导电膜iib以更大的表面积且楔子状相接，从而能够进一步提高该两者的密合性。此外，还能够提高第一电极层9第二电极层10与第一导电型半导体膜3第一的第二导电型半导体膜5的接触面积。因而，根据第三实施方式的异质结型背部导体单元，光电转换元件的特性以及可靠性进一步得到提高。也可以仅在第一导电膜11a或第二导电膜lib中的任一侧设置多个。[00S0]并且，第三实施方式除了第一导电膜lla由多个第一导电膜lla构成，第二导电膜lib由多个第二导电膜lib构成以外，与第二实施方式同样，因此，不重复同样的说明。[0081][第四实施方式]〈光电转换元件的结构〉图20中示出了作为本发明的光电转换元件的一个示例的第四实施方式的杂质扩散型背部导体单元的示意性剖视图。[0082]第四实施方式的杂质扩散型背部导体单元具备：由n型单晶硅基板构成的半导体基板21;形成于半导体基板1的一侧的表面背面的一部分的第一导电型杂质扩散区域22第一半导体区域）；以及形成于半导体基板1的背面的其它的一部分的第二导电型杂质扩散区域23第二半导体区域）。此外，在半导体基板丨的背面设置有钝化膜24,所述钝化膜24具有在第一导电型杂质扩散区域22以及第二导电型杂质扩散区域23的表面的一部分对齐的位置开设的接触孔。[0083]此外，第四实施方式的杂质扩散型背部导体单元具备:设置于暴露在接触孔内的第一导电型杂质扩散区域22上的第一导电膜29a;以及设置在第一导电膜29a上的第一电极层25,而且，具备设置于暴露在接触孔内的第二导电型杂质扩散区域23上的第二电极层26。[0084]此外，第四实施方式的杂质扩散型背部导体单元具备:形成于半导体基板21的另一侧的表面受光面的纹理构造27;以及设置在纹理构造27上的反射防止膜28。[0085]如图20所示，第一电极层25沿着夹装在第一导电型杂质扩散区域22与第一电极层25之间的一部分的第一导电膜29a的表面，延伸至第一导电型杂质扩散区域22上。即，第一电极层25与第一导电型杂质扩散区域22以及第一导电膜29a这双方都接触，第一导电膜29a此外还与第一导电型杂质扩散区域22以及第一电极层25这双方接触。[0086]作为半导体基板21，例如可以优选使用n型单晶硅基板，但是，并不限定于n型单晶硅基板，例如能够使用一直以来公知的半导体基板。半导体基板1的厚度并不特别限定，例如能够设为50um以上300wn以下，可以优选设为lOOwn以上300wn以下。此外，半导体基板1的电咀卒也小特力丨」限定，例如能够设为〇.1Q以上且1〇Q以下。n型杂质的杂质浓度例如能够设为1X1〇18个cm3以上1〇2〇个cm3以下程度。[002®7]第一导电型杂质扩散区域22的p型杂质的浓度例如能够设为丨X10i8个cm3以上1〇2个cm3以下程度，作为p型杂质，例如能够使用硼。第二导电型杂质扩散区域23内的n型杂质的浓度例如能够设为1X1〇18个cm3以上1xl〇2Q个cm3以下程度，作为n型杂质例如能够使用磷。[0088]作为钝化膜24以及反射防止膜28例如分别能够使用氧化物层以及氮化物层中的至少一者。作为氧化物层，例如能够使用氧化桂层等。此外，作为氣化物层，例如能够使用氮化硅层等。因而，作为钝化膜24以及反射防止膜28，例如能够使用氧化硅层的单层、氮化硅层的单层、或氧化娃层与氮化桂层的层压体等。钝化膜以以及反射防止膜28的厚度例如能够设为40nm以上800咖以下。[0089]作为第一电极层25以及第二电极层26并不特别限定，而能够使用具有导电性的材料，其中，可以优选使用铝以及银中的至少一者。此外，只要第一电极层25的厚度大于第一导电膜29a的厚度即可，例如能够设为〇_5wn以下。此外，第二电极层26的厚度并不特别限定，例如能够设为0.5um以下。[0090]作为第一导电膜2如，相对于第一导电型杂质扩散区域22以及第一电极层25而具有较高的密合性，且具有导电性即可。例如可列举aIT0铟锡氧化物）、Zn〇氧化锌）、Sn〇氧化锡）、iwo钨掺杂氧化锌）、FT0掺杂氟了氧化锡等。只要第一导电膜29a的厚度小于第一电极层25的厚度即可，更优选为第一电极层9的厚度的一半以下，进一步优选为2〇1111以下。[0091]〈光电转换元件的制造方法以下，参照图21〜31的示意性剖视图对第四实施方式的杂质扩散型背部导体单元的制造方法的一个示例进行说明。首先，如图21所示，在半导体基板21的一侧的表面背面形成扩散防止掩模层㈤，并且，在半导体基板21的另一侧的表面受光面形成扩散防止掩模层61〇[0092]作为扩散防止掩模层60以及扩散防止掩模层61，例如分别能够使用氧化物层以及氮化物层中的至少一者。作为氧化物层，例如能够使用氧化硅层等，作为氮化物层，例如能够使用氮化硅层等。因而，作为扩散防止掩模层60以及扩散防止掩模层61，例如能够使用氧化硅层的单层、氮化硅层的单层、或氧化硅层与氮化硅层的层压体等。[0093]扩散防止掩模层6〇的厚度以及扩散防止掩模层61的厚度并不特别限定，例如分别能够设为200nm以上400nm以下。扩散防止掩模层e〇以及扩散防止掩模层61的形成方法也不特别限定，例如能够使用常压CVDChemicalVaporD印osition法、等离子CVD法、蒸汽氧化法、或SOGSpinonGlass的涂布烧制等。[0094]接着，如图22所示，相对于扩散防止掩模层60中的、要形成第二导电型杂质扩散区域23的区域照射激光62。由此，如图23所示，激光62的照射区域的扩散防止掩模层60被去除，而形成有开口部63。[0095]接着，如图24所示，使n型杂质从扩散防止掩模层60的开口部63向半导体基板21的背面扩散，从而形成第二导电型杂质扩散区域23。[00%]第二导电型杂质扩散区域23的形成例如通过以下方法来实施，g卩，利用使用了包含作为n型杂质的磷的P0C13的气相扩散、或旋转涂布含有磷的溶剂并以高温进行退火的涂布扩散等。[0097]接着，如图25所示，在将通过n型杂质的扩散而形成的PSG磷硅玻璃层和扩散防止掩模层60去除之后，在半导体基板21的背面形成扩散防止掩模层64。对于扩散防止掩模层64的形成的说明，与所述相同，因此，不重复其说明。[0098]接着，如图26所示，相对于扩散防止掩模层64中的要形成第一导电型杂质扩散区域22的区域，照射激光65。由此，如图27所示，激光65的照射区域的扩散防止掩模层64被去除而形成有开口部66。[0099]接着，如图28所示，使p型杂质从扩散防止掩模层64的开口部66向半导体基板21的背面扩散，从而形成第一导电型杂质扩散区域22。[0100]第一导电型杂质扩散区域22的形成例如能够通过如下方法来实施，g卩，使用了包含作为P型杂质的硼的BBr3的气相扩散、或旋转涂布含有磷的溶剂并以高温进行退火的涂布扩散等。[0101]接着，如图29所示，在将通过p型杂质的扩散而形成的BSG硼硅玻璃层和扩散防止掩模层64去除之后，在半导体基板21的背面形成钝化膜24，将该钝化膜24作为纹理蚀刻掩模，对半导体基板21的受光面实施纹理蚀刻，从而形成纹理构造27。之后，在半导体基板21的受光面的纹理构造27上形成反射防止膜28。[0102]对于半导体基板21的纹理蚀刻，例如能够使用将百分之几的氢氧化钠或者氢氧化钾溶液中含有百分之几的异丙醇的碱溶液加热至70〜80°C的溶液。[0103]钝化膜24以及反射防止膜28的形成方法并不特别限定，例如能够使用蒸汽氧化法、常压CVD法、S0G的涂布烧制、等离子CVD法或常压CVD法。具体而言，作为氧化硅层，例如能够通过蒸汽氧化法、常压CVD法、S0G的涂布烧制来容易地形成氧化硅层，并通过等离子CVD法或常压CVD法来容易地形成氮化硅层。[0104]接着，如图30所示，在钝化膜24形成接触孔67、68,使第一导电型杂质扩散区域22的表面从接触孔67暴露，使第二导电型杂质扩散区域23的表面从接触孔68暴露。接触孔67、68的形成方法并不特别限定，例如，像上述的开口部66的形成那样，能够通过激光的照射来形成。[0105]接着，如图31所示，在从接触孔67暴露的第一导电型杂质扩散区域22的表面上形成第一导电膜2如。第一导电膜2如的形成方法并不特别限制，例如，像第一实施方式那样，以覆盖暴露于半导体基板21的背面侧的整个面的方式形成导电膜，在该导电膜上仅残留第一导电膜29a的部分上形成蚀刻掩模并实施蚀刻，之后去除蚀刻掩模，从而能够形成第一导电膜29a。[0106]接着，如图20所示，在从钝化膜24暴露的第一导电型杂质扩散区域22、形成在其上的第一导电膜29a、以及位于接触孔67的附近的钝化膜24上形成第一电极层25。同样地，在从钝化膜24暴露的第二导电型杂质扩散区域23以及位于接触孔68的附近的钝化膜24上形成第二电极层26。[0107]第一电极层25以及第二电极层26的形成方法并不特别限定，例如，像第一实施方式那样，使用溅射法或蒸镀法以覆盖暴露于半导体基板21的背面侧的整个面的方式形成金属层，在仅残留第一电极层25以及第二电极层26的部分上形成蚀刻掩模并实施蚀刻，之后去除蚀刻掩模，从而能够形成第一电极层25以及第二电极层26。[0108]通过以上步骤，完成作为图20所示的构成的第四实施方式的杂质扩散型背部导体单元。[0109]〈作用效果第四实施方式中，在第一导电型杂质扩散区域22第一半导体区域上设置有第一导电膜29a，设置在第一导电膜29a上的第一电极层25沿着第一导电膜29a的表面延伸至第一导电型杂质扩散区域22上。由此，第四实施方式的杂质扩散型背部导体单元的特性以及可靠性得到提高。对此，一边与其它的结构相比较一边进行说明。[0110]在第一导电型杂质扩散区域22与第一电极层25之间未夹装有第一导电膜29a的情况下，第一导电型杂质扩散区域22与第一电极层25的机械强度较大得依赖于这两者的密合性。不过，硅半导体与金属的密合性比较低，因此，第一电极层25易于从第一导电型杂质扩散区域22剥离。此外，在第一导电型杂质扩散区域22与第一电极层25之间的整个面夹装有用于抑制所述剥离的其它的部件的情况下，与未夹装有其它的部件的情况相比，会导致第一电极层25的接触电阻变大。与此相对，像第四实施方式那样，在第一导电型杂质扩散区域22与第一电极层25之间的一部分夹装有第一导电膜29a的情况下，第一导电膜29a具有相对于硅半导体以及金属的较高的密合性，因此，能够消除上述剥离的问题。此外，第一电极层25的一部分能够与第一导电型杂质扩散区域22直接接触，因此，能够抑制因在第一导电型杂质扩散区域22与第一电极层25之间的整个面夹装有其它的部件而产生的接触电阻的增加。因而，根据第四实施方式的杂质扩散型背部导体单元，光电转换元件的特性以及可靠性得到提高。[0112]此外，从降低接触电阻的观点出发，优选第一导电膜29a的薄膜电阻值低于第一导电型杂质扩散区域22的薄膜电阻值，特别是，更优选为500MQ□以下，进一步优选为50D□以下。[0113]第四实施方式中，如图2〇所示，优选第一导电膜29a被第一电极层25覆盖。在该情况下，从第一导电膜29a上沿着第一导电膜29a的表面延伸至第一导电型杂质扩散区域22上的第一电极层25,在第一导电型杂质扩散区域22的表面，以包围第一导电膜29a的周围的方式形成。因而，例如与第一导电膜29a的一部分暴露在外部的情况相比，能够进一步提高第一导电膜29a与第一电极层25的密合性。[0114]第四实施方式中，如图2〇所示，优选第一导电膜29a形成为岛状。在该情况下，第一导电膜29a能够像楔子那样发挥功能，因此，两者的密合性进一步得到提高。此外，这样的形状的第一导电膜29a能够使用光致抗蚀剂等来容易地形成。[0115]第四实施方式中，优选第一导电膜29a的厚度为第一电极层25的厚度的一半以下。在该情况下，陡够进一步降低接触电阻，并且，能够充分地维持密合性。更优选第一导电膜29a的厚度为第一电极层25的厚度的一半以下，进一步优选为14以下。[0116]而且，优选第一导电膜29a的厚度为500nm以下，更优选为20nm以下。在该情况下，不仅能够进一步降低接触电阻，还能够充分地降低由第一导电膜29a产生的光的吸收，因此，能够增大光电转换元件的短路电流。此外，优选第一导电膜29的厚度为5nm以上。在小于5nm的情况下，有时无法充分地发挥密合性的效果。[0117]此外，弟四头施方式中，优选第一导电|旲29a与第一导电型杂质扩散区域22的接触_枳々小于専于第一电极层25与第一导电型杂质扩散区域22的接触面积B。在该情况下，能够充分地维持密合性，并且，进一步降低接触电阻。而且，由于第一导电型杂质扩散区域22与第一电极层25之间未夹装有第一导电膜29a的面积增加，因此光的吸收也降低。更优选为接触面积A为接触面积B的一半以下，进一步优选为丨4以下。[0118][第五实施方式]〈光电转换元件的结构〉图32中示出了作为本发明的光电转换元件的一个示例的第五实施方式的杂质扩散型背部导体单元的示意性剖视图。[0119]第五实施方式的杂质扩散型背部导体单元的特征在于，除了设置在第一导电型杂质扩散区域22与第一电极层奶之间的第一导电膜29a以外，而且，还具有设置在第二导电型杂质扩散区域23与第二电极层26之间的其它的第二导电膜29b。[0120]如图32所示，第二电极层洲的一部分沿着第二导电膜2%的表面延伸至第二导电型杂质扩散区域23上。即，第二电极层26与第二导电型杂质扩散区域23以及第二导电膜29b这双方都接触，第二导电膜29b此外还与第二导电型杂质扩散区域23以及第二电极层26这双方接触。[0121]作为第二导电膜2%，相对于第二导电型杂质扩散区域23以及第二电极层26而具有较高的密合性，且具有导电性即可。例如可列举出ITO铟锡氧化物）、ZnO氧化锌）、SnO氧化锡）、IWO钨掺杂氧化锌）、FTO掺杂了氟的氧化锡等。只要导电膜29b的厚度小于第二电极层26的厚度即可，更优选为第二电极层26的厚度的一半以下，进一步优选为20nm以下。[0122]〈光电转换元件的制造方法〉第五实施方式的杂质扩散型背部导体单元通过以下的方法来制造而成，g卩，使用第四实施方式中所说明的制造方法，在图31所示的制造工序中，与第一导电膜29a同时形成第二导电膜29b。[0123]〈作用效果〉第五实施方式中，设置在第一导电膜29a上的第一电极层25沿着第一导电膜29a的表面延伸至第一导电型杂质扩散区域22上，并且，设置在第二导电膜2%上的第二电极层26沿着第二导电膜2%的表面延伸至第二导电型杂质扩散区域23上。由此，第五实施方式的杂质扩散型背部导体单元的特性以及可靠性得到提高。[0124]即，根据第五实施方式的杂质扩散型背部导体单元，除了与第四实施方式同样的效果，而且在第二电极层26与第二导电型杂质扩散区域23之间，也能够消除密合性的问题和抑制接触电阻。因而，根据第五实施方式的杂质扩散型背部导体单元，光电转换元件的特性以及可靠性进一步得到提高。[0125]并且，第五实施方式除了在第二导电型杂质扩散区域23与第二电极层26之间设置有第二导电膜2%以外，与第四实施方式同样，因此，不重复同样的说明。[0126][第六实施方式]〈光电转换元件的结构〉图33中示出了作为本发明的光电转换元件的一个示例的第六实施方式的杂质扩散型背部导体单元的示意性剖视图。[0127]第六实施方式的杂质扩散型背部导体单元的特征在于，具有设置在第一导电型杂质扩散区域22与第一电极层25之间的多个第一导电膜29a，而且，还具有设置在第二导电型杂质扩散区域23与第二电极层26之间的多个第二导电膜2%。[0128]如图33所示，在第一导电型杂质扩散区域22上设置有多个岛状的第一导电膜29a。多个第一导电膜29a上的第一电极层25从第一导电膜29a上沿着第一导电膜29a的表面，具体而言，以填补第一导电膜29a的表面以及相邻的两个第一导电膜29a之间的方式，延伸至第一导电型杂质扩散区域22上。[0129]同样地，在第二导电型杂质扩散区域23上设置有多个岛状的第二导电膜2%。多个第二导电膜2%上的第二电极层26从第二导电膜29b上沿着第二导电膜29b的表面，具体而言，以填补第二导电膜2%的表面以及相邻的两个第二导电膜29b之间的方式，延伸至第二导电型杂质扩散区域23上。[0130]〈光电转换元件的制造方法〉第六实施方式的杂质扩散型背部导体单元能够通过以下的方法来制造而成，g卩，使用第四实施方式中所说明的制造方法，在图31所示的制造工序中，形成多个第一导电膜29a和多个第二导电膜2%。[0131]在分别形成多个第一导电膜29a以及第二导电膜2%的情况下，特别是，通过将它们形成为岛状，从而能够容易地形成均匀的第一导电膜29a以及第二导电膜29b。[0132]〈作用效果〉第六实施方式中，在第一导电型杂质扩散区域22上以及第二导电型杂质扩散区域23上分别设置有多个第一导电膜2如以及第二导电膜2%。第一电极层25沿着第一导电膜29a的表面，且以埋在各第一导电膜29a间的方式延伸至第一导电型杂质扩散区域22上。同样地，第一电极层26沿着第一导电膜2%的表面，且以埋在各第二导电膜29b间的方式延伸至第二导电型杂质扩散区域23上。由此，第六实施方式的杂质扩散型背部导体单元的特性以及可靠性得到提高。[0133]即，根据第六实施方式的杂质扩散型背部导体单元，除了与第五实施方式同样的效果，第一电极层25第二电极层26与第一导电膜29a第二导电膜29b以更大的表面积且楔子状相接，因此，能够进一步提高该两者的密合性。此外，也能够提高第一电极层25第二电极层26与第一导电型杂质扩散区域22第二导电型杂质扩散区域23的接触面积。因而，根据第六实施方式的杂质扩散型背部导体单元，光电转换元件的特性以及可靠性进一步得到提高。也可以仅在第一导电膜29a或第二导电膜2%中的任一侧设置多个。[0134]并且，第六实施方式除了第一导电膜29a由多个第一导电膜29a构成，第二导电膜2%由多个第二导电膜2%构成以外，与第五实施方式同样，因此，不重复同样的说明。[0135][第七实施方式]〈光电转换元件的结构〉图34中示了作为本发明的光电转换元件的一个示例的第七实施方式的异质结型双面电极单元的示意性剖视图。[0136]第七实施方式的异质结型双面电极单元具备：由？型单晶硅基板构成的半导体基板31;由设置于半导体基板的一侧的表面背面的整个面的i型非晶硅膜构成的第一;[型半导体膜32;由设置于第一i型半导体膜32上的整个面的p型非晶硅膜构成的第一导电型半导体膜33第一半导体区域）；设置于第一导电型半导体膜33上的一部分的第一导电膜39a;以及设置在第一导电膜39a上的第一电极层37。[0137]此外，第七实施方式的异质结型双面电极单元还具备：由设置于半导体基板31的另一侧的表面受光面的整个面的i型非晶硅膜构成的第二i型半导体膜34;由设置于第二i型半导体膜34上的整个面的n型非晶硅膜构成的第二导电型半导体膜35第二半导体区±或）；设置于第二导电型半导体膜35上的整个面的反射防止膜36;以及设置于反射防止膜36上的一部分的第二电极层38。[0138]如图34所示，第一电极层37沿着夹装在第一导电型半导体膜33与第一电极层37之间的一部分的第一导电膜39a的表面，延伸至第一导电型半导体膜33上。即，第一电极层37与第一导电型半导体膜33以及第一导电膜39a这双方都接触，第一导电膜39a此外也与第一导电型半导体膜33以及第一电极层37这双方接触。[0139]作为半导体基板31，可以优选使用p型单晶硅基板，但是，并不限定于p型单晶硅基板，例如能够使用一直以来公知的半导体基板。半导体基板31的厚度并不特别限定，例如能够设为5〇wn以上300wn以下，可以优选设为lOOwn以上200wri以下。此外，半导体基板31的电阻率也不特别限定，例如能够设为0.1D.cm以上10D.cm以下。此外，p型杂质的杂质浓度例如能够设为IX1018个广3以上IX102Q个cm3以下程度。并且，不用说相比i型，杂质浓度较大。[OMO]作为第一i型半导体膜32,可以优选使用i型非晶硅膜，但是，并不限定于i型非晶硅膜，例如能够使用一直以来公知的i型半导体膜。第一i型半导体膜32的厚度并不特别限定，例如能够设为1nm以上50nm以下。[0141]作为第一导电型半导体膜33,可以优选使用p型非晶硅膜，但是，并不限定于p型非晶硅膜，例如能够使用一直以来公知的p型半导体膜。作为第一导电型半导体膜33所包含的P型杂质，例如能够使用硼，p型杂质的浓度例如能够设为5X1019个cm3程度。此外，第一导电型半导体膜33的厚度并不特别限定，例如能够设为5nm以上50nm以下。[0142]作为第二i型半导体膜34,可以优选使用i型非晶硅膜，但是，并不限定于丨型非晶硅膜，例如能够使用一直以来公知的i型半导体膜。第二i型半导体膜34的厚度并不特别限定，例如能够设为lnm以上50nm以下。[0143]作为第二导电型半导体膜35,可以优选使用n型非晶硅膜，但是，并不限定于n型非晶硅膜，例如能够使用一直以来公知的n型半导体膜。作为第二导电型半导体膜35所包含的n型杂质，例如能够使用磷，n型杂质的浓度例如能够设为51〇19个cm3程度。此外，第二导电型半导体膜35的厚度并不特别限定，例如能够设为5nm以上50nm以下。[0144]反射防止膜36例如能够使用氧化物层以及氮化物层中的至少一者。作为氧化物层，例如能够使用氧化硅层等。此外，作为氮化物层，例如能够使用氮化硅层等。因而，作为反射防止膜36，例如能够使用氧化娃层的单层、氮化桂层的单层、或氧化娃层与氮化桂层的层压体等。反射防止膜36的厚度例如能够设为4〇nm以上800nm以下。[0145]作为第一电极层37以及第二电极层狀并不特别限定，能够使用具有导电性的材料，其中，优选使用铝以及银中的至少一者。此外，只要第一电极层3?的厚度大于第一导电膜39a的厚度即可，例如能够设为〇.5ym以下。此外，第二电极层38的厚度并不特别限定，例如能够设为0.5wn以下。[^146]作为第一导电膜39a，相对于第一导电型半导体膜33以及第一电极层37而具有较高的密合性，且具有导电性即可。例如可列举出使用ITO铟锡氧化物）、ZnO氧化锌）、SnO氧化锡）、IWO钨掺杂氧化锌）、FTO掺杂了氟的氧化锡等。只要导电膜39的厚度小于第一电极层37的厚度即可，更优选为第一电极层37的厚度的一半以下，进一步优选为2〇nm以下。[0147]〈光电转换元件的制造方法〉以下，参照图35〜图41的示意性剖视图对第七实施方式的异质结型双面电极单元的制造方法的一个示例进行说明。首先，如图35所示，在半导体基板31的受光面的整个面形成第二i型半导体膜34,在第二i型半导体膜34上的整个面形成第二导电型半导体膜35。[0148]第二i型半导体膜34的形成方法以及第二导电型半导体膜3的形成方法并不特别限定，例如能够使用等离子CVD法。[0149]并且，也可以在半导体基板31的受光面上形成第二i型半导体膜34之前，形成半导体基板31的受光面形成凹凸。这样的凹凸例如在半导体基板31的背面的整个面形成了纹理掩模之后，对半导体基板31的受光面进行纹理蚀刻来形成。作为纹理掩模，例如能够使用氮化硅或氧化硅。[0150]接着，如图36所示，在半导体基板31的背面的整个面形成第一i型半导体膜32，在第一i型半导体膜32上的整个面形成第一导电型半导体膜33。第一i型半导体膜32的形成方法以及第一导电型半导体膜33的形成方法并不特别限定，例如能够使用等离子CVD法。[0151]接着，如图37所示，在第二导电型半导体膜35的受光面的整个面形成反射防止膜36。反射防止膜36的形成方法并不特别限定，例如能够使用蒸汽氧化法、常压CVD法、S0G的涂布烧制、等离子CVD法或常压CVD法。具体而言，作为氧化硅层，例如能够通过蒸汽氧化法、常压CVD法、S0G的涂布烧制容易地形成氧化硅层，通过等离子CVD法或常压CVD法容易地形成氮化硅层。[0152]接着，如图38所示，在第一导电型半导体膜33上要形成第一导电膜39a的区域形成具有开口部的金属掩模70,并以覆盖该金属掩模70的方式，相对于暴露于半导体基板31的背面侧的整个面形成导电膜39。并且，形成有第一导电膜39a的区域为，形成有第一电极层37的区域所包含的区域，换言之，在形成有第一电极层37的区域内，与其相比较窄的区域。[0153]接着，如图39所示，去除金属掩模7〇，并连同金属掩模70—起去除金属掩模70上的导电膜39。由此，形成有第一导电膜39a。[0154]接着，如图40所示，在反射防止膜36上在要形成第二电极层38的区域形成具有开口部的金属掩模71，并以覆盖该金属掩模71的方式，相对于暴露于半导体基板31的受光面侧的整个面，通过溅射法或蒸镀法等形成电极层72。[0155]接着，如图41所示，去除金属掩模n，并连同金属掩模71一起去除金属掩模71上的电极层72。由此，形成有第二电极层38。同样地，在暴露于半导体基板31的背面侧的面在要形成第一电极层37的区域形成具有开口部的金属掩模73,并以覆盖该金属掩模73的方式，相对于暴露于半导体基板31的背面侧的整个面，通过溅射法或蒸镀法等形成电极层74。[0156]接着，去除金属掩模了3,并连同金属掩模73—起去除金属掩模73上的电极层74,从而形成有第一电极层37。[0157]通过以上步骤，完成了作为图34所示的构成的第七实施方式的异质结型双面电极单元。[0158]〈作用效果〉第七实施方式中，在第一导电型半导体膜33第一半导体区域上设置有第一导电膜39a，设置在第一导电膜39a上的第一电极层37沿着第一导电膜39的表面延伸至第二导电型半导体膜33上。由此，第七实施方式的异质结型双面电极单元的特性以及可靠性得到提高。对此一边与其它的结构相比较一边进行说明。[0159]在第一导电型半导体膜33与第一电极层37之间未夹装有第一导电膜39a的情况下，第一导电型半导体膜33与第一电极层37的机械强度较大得依赖于这两者的密合性。不过，硅半导体与金属的密合性比较低，因此，第一电极层37易于从第一导电型半导体膜33剥离。此外，在第一导电型半导体膜33与第一电极层37之间的整个面夹装有用于抑制所述剥离的其它的部件的情况下，与未夹装有其它的部件的情况相比，会导致第一电极层37的较大的接触电阻变大。[0160]与此相对，像本第七实施方式那样，在第一导电型半导体膜33与第一电极层37之间的一部分夹装有第一导电膜39a的情况下，第一导电膜39a具有相对于硅半导体以及金属的较高的密合性，因此，能够消除上述剥离的问题。此外，第一电极层37的一部分能够与第一导电型半导体膜33直接接触，因此，能够抑制因在第一导电型半导体膜33与第一电极层37之间的整个面夹装其它的部件而引起的接触电阻的增加。因而，根据第七实施方式的异质结型双面电极单元，光电转换元件的特性以及可靠性得到提高。[0161]此外，从降低接触电阻的观点出发，优选第一导电膜39a的薄膜电阻值低于第一导电型半导体膜33的薄膜电阻值，特别是，更优选为500MD□以下，进一步优选为50Q□以下。[0162]第七实施方式中，如图34所示，优选第一导电膜39a被第一电极层37覆盖。在该情况下，从第一导电膜39a上沿着第一导电膜39a的表面延伸至第一导电型半导体膜33上的第一电极层37,在第一导电型半导体膜33的表面以包围第一导电膜39a的周围的方式形成。因而，例如，与第一导电膜39a的一部分暴露在外部的情况相比，能够进一步提高第一导电膜39a与第一电极层37的密合性。[0163]第七实施方式中，如图34所示，优选第一导电膜39a形成为岛状。在该情况下，第一导电膜39a能够像楔子那样发挥功能，因此，两者的密合性进一步得到提高。此外，这样的形状的第一导电膜39a能够使用金属掩模等来容易地形成。[0164]第七实施方式中，优选第一导电膜39a的厚度为第一电极层27的厚度的一半以下。在该情况下，能够进一步降低接触电阻，并且，能够充分地维持密合性。更优选第一导电膜39a的厚度为第一电极层27的厚度的一半以下，进一步优选为丨4以下。[0165]而且，优选第一导电膜39a的厚度为5〇〇nm以下，更优选为20nm以下。在该情况下，不仅能够进一步降低接触电阻，还能够充分地由降低第一导电膜39引起的光的吸收，因此，能够增大光电转换元件的短路电流。此外，优选第一导电膜39的厚度为5nm以上。在小于5nm的情况下，有时无法充分地发挥密合性的效果。[0166]此外，第七实施方式中，优选第一导电膜39a与第一导电型半导体膜33的接触面积A小于等于第了电极层37与第一导电型半导体膜幻的接触面积B。在该情况下，能够充分地维持密合性，并且，进一步降低接触电阻。而且，由于在第一导电型半导体膜33与第一电极层27之间未夹装有第一导电膜：39a的面积增加，因此光的吸收也进一步降低。更优选接触面积A为接触面积B的一半以下，进一步优选为14以下。[0167][第八实施方式]〈光电转换元件的结构〉图42中示出了作为本发明的光电转换元件的一个示例的第八实施方式的异质结型双面电极单元的示意性剖视图。[0168]第八实施方式的异质结型双面电极单元的特征在于，在各第一电极层37内具有多个第一导电膜39a。如图42所示，在第一导电型半导体膜33上的形成有第一电极层37的多个区域分别形成有多个第一导电膜39a。多个第一导电膜39a上的各自的第一电极层37从第一导电膜39a上沿着第一导电膜39a的表面，具体而言，以填补第一导电膜39a的表面以及相邻的两个第一导电膜39a的之间的方式，延伸至第一导电型半导体膜33上。[0169]〈光电转换元件的制造方法〉第八实施方式的异质结型双面电极单元能够通过以下的方法制造而成，即，使用第七实施方式中所说明的制造方法，在图38所示的制造工序中，使用具有与多个第一导电膜39a对应的开口部的金属掩模70形成多个第一导电膜39a。[0170]在形成多个第一导电膜39a的情况下，特别是，通过将它们形成为岛状，从而能够容易地形成均匀的第一导电膜39a。[0171]〈作用效果〉第八实施方式中，在第一导电型半导体膜33上设置有多个第一导电膜39a，第一电极层37沿着第一导电膜39a的表面，且以填补各第一导电膜39a之间的方式延伸至第一导电型半导体膜33上。由此，第八实施方式的异质结型双面电极单元的特性以及可靠性得到提高。[0172]S卩，根据第八实施方式的异质结型双面电极单元，除了与第七实施方式同样的效果，第一电极层37与第一导电膜39a以更大的面积且楔子状相接，因此，能够进一步提高这两者的密合性。此外，还能够提高第一电极层37与第一导电型半导体膜33的接触面积。因而，根据第八实施方式的异质结型双面电极单元，光电转换元件的特性以及可靠性得到提局。[0173]并且，第八实施方式除了第一导电膜39a由多个第一导电膜39a构成以外，与第七实施方式同样，因此，不重复同样的说明。[0174]以上，第一实施方式〜第八实施方式中，对将第一导电型设为p型、将第二导电型设为n型的情况下进行说明，但是，只要第一导电型与第二导电型为相反的导电型即可，在第一导电型为n型的情况下，第一导电型为p型。[0175][总结]1根据本发明的第一方式，能够提供一种光电转换元件，具备:半导体基板;第一i型半导体膜，其设置于半导体基板的一侧的表面的一部分;第一半导体区域，其由设置在第一i型半导体膜上的第一导电型半导体膜构成;第一电极层，其设置在第一半导体区域上;第二i型半导体膜，其设置于半导体基板的表面的其它的一部分;第二半导体区域，其由设置在第二i型半导体膜上的第二导电型半导体膜构成；以及第二电极层，其设置在第二半导体区域上，其中，所述光电转换元件具有夹装在第一半导体区域与第一电极层之间的第一导电膜，第一电极层沿着第一导电膜的表面延伸至第一半导体区域。本发明的第一方式中，与在第一半导体区域与第一电极层之间的整个面夹装有其它的部件的情况、或在第一半导体区域与第一电极层之间未夹装有其它的部件的情况相比，第一电极层的密合性和按触电阻的降低的平衡优异。因而，能够提高光电转换元件的特性以及可靠性。[0176]2根据本发明的第二方式，能够提供一种光电转换元件，具备:半导体基板;第一半导体区域，其由形成于半导体基板的一侧的表面下的一部分的第一导电型杂质扩散区域构成;第一电极层，其设置在第一半导体区域上;第二半导体区域，其由形成于半导体基板的表面下的其它的一部分的第二导电型杂质扩散区域构成；以及第二电极层，其设置在第二半导体区域上，所述光电转换元件具有夹装在第一半导体区域与第一电极层之间的第一导电膜，第一电极层沿着第一导电膜的表面延伸至第一半导体区域。本发明的第二方式中，与在第一半导体区域与第一电极层之间的整个面夹装有其它的部件的情况、或在第一半导体区域与第一电极层之间未夹装有其它的部件的情况相比，第一电极层的密合性与接触电阻的降低的平衡优异。因而，能够提高光电转换元件的特性以及可靠性。[0177]3根据本发明的第三方式，能够提供一种光电转换元件，具备:半导体基板;第一半导体区域，其由设置于半导体基板的一侧的表面的第一导电型半导体膜构成;第一电极层，其设置在第一半导体区域上;第二半导体区域，其由设置于作为半导体基板的另一侧的表面的受光面的第二导电型半导体膜构成;以及第二电极层，其设置在第二半导体区域上，所述光电转换元件具备夹装在第一半导体区域与第一电极层之间的第一导电膜，第一电极层沿着第一导电膜的表面延伸至第一半导体区域。本发明的第三方式中，与在第一半导体区域与第一电极层之间的整个面夹装有其它的部件的情况、或在第一半导体区域与第一电极层之间未夹装有其它的部件的情况相比，第一电极层的密合性与接触电阻的降低的平衡优异。因而，能够提高光电转换元件的特性以及可靠性。[0178]⑷本发明的第一方式、第二方式以及第三方式中，优选为第一导电膜与第一半导体区域的接触面积小于等于第一电极层与第一半导体区域的接触面积。在该情况下，能够充分地维持密合性，并且，能够进一步降低接触电阻。此外，在第二方式以及第三方式中，不用说也优选在第二半导体区域与第二电极层之间具备第二导电膜的情况下，第二导电膜与第二半导体区域的接触面积小于等于第二电极层与第二半导体区域的接触面积了[0179]⑸本发[3月的第-方式、第一方式以及第二方式中，优选为第一导电膜的厚度为第-电极层的厚度的-半以下。在该情况下，能够进-步降低接触电阻，并且，能够充分地维持密合性。此外，在第二方式以及第三方式中，不用说也优选在第二半导体区域与极层之间具备第二导电膜的情况下，第二导电膜的厚度为第二电极层的厚度的一[_]⑹本发明的f一方式、第二方式以及第三方式中，优选为第-导电膜被第-电极层覆盖。在该情况下，桌-电极层在第-半导体区域的麵上以包围第方巧’二此’^土第：导电膜的一部分暴露在外部的情况相比崩^^^一寸电膜与第一电极层的岔合性。此外，在第二方式以及第三方式中区域与第二电极层之间具备第二导电膜的情况下，也优选第二被体化物膜。$衝石心丨』共合弟-导电祕情况下，弟二导电膜为金属氧[0则⑻本发明的第-方式、第二方式以及第三方式中，优选为第一导电膜的薄膜电阻值低于第一半导体区域的薄膜电阻值。在该情况下，能够进一步降低接触电阻。此外，在第二方式以及第三方式中，不用说在第二半导体区域与第二电极层之间具备第二导电膜的情况下，也是同样的。[0183]9在本发明的第一方式以及第二方式中，优选具备夹装在第二半导体区域与第二电极层之间的第二导电膜，第二电极层沿着第二导电膜的表面延伸至第二半导体区域。在该情况下，进一步使第二电极层的密合性与接触电阻的降低的平衡优异。因而，能够进一步提高光电转换元件的特性以及可靠性。[0184]如以上所述对本发明的实施方式实施了说明，但是，对上述的各实施方式的结构进行适当组合也是最初预先确定的。[0185]应该认为此次公开的实施方式通过所有的点来例示而并不限制本实施方式。本发明的范围并不是通过所述的说明来示出而是通过权利要求书来示出，并意图在于包含与权利要求书均等的意思以及范围内的全部的变更。产业上的利用可能性[0186]本发明能够利用光电转换元件以及光电转换元件的制造方法，特别是，可以优选地利用异质结型背部导体单元等太阳能电池以及其制造方法。符号说明[0187]1、21、31:半导体基板;2、32:第一1型半导体膜;3、33:第一导电型半导体膜;4、34:第二i型半导体膜;5:第一的第二导电型半导体膜;6:第三i型半导体膜;7:第二的第二导电型半导体膜;8、28、36:反射防止膜;9、25、37:第一电极层；1〇、26、38:第二电极层;11、39:导电膜；lla、29a、39a:第一导电膜；1113、2913:第二导电膜；12、13、14、15:蚀刻掩模；16、74:电极层;51、52:层压体;22:第一导电型杂质扩散区域;23:第二导电型杂质扩散区域;24:钝化膜;27:纹理构造;35:第二导电型半导体膜;60、61、64:扩散防止掩模层;62、65:激光;63、66、67、68:开口部;70、71、73:金属掩模。

权利要求：1.一种光电转换元件，其特征在于，具备：半导体基板；第一i型半导体膜，其设置于所述半导体基板的一侧的表面的一部分；第一半导体区域，其由设置在所述第一i型半导体膜上的第一导电型半导体膜构成；第一电极层，其设置在所述第一半导体区域上；第二i型半导体膜，其设置于所述半导体基板的所述表面的其它的一部分；第二半导体区域，其由设置在所述第二i型半导体膜上的第二导电型半导体膜构成；第二电极层，其设置在所述第二半导体区域上；以及第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。2.—种光电转换元件，其特征在于，具备：半导体基板；第一半导体区域，其由形成于所述半导体基板的一侧的表面下的一部分的第一导电型杂质扩散区域构成；第一电极层，其设置在所述第一半导体区域上；第二半导体区域，其由形成于所述半导体基板的所述表面下的其它的一部分的第二导电型杂质扩散区域构成；第二电极层，其设置在所述第二半导体区域上；以及第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。3.—种光电转换元件，具备：半导体基板；第一半导体区域，其由设置在所述半导体基板的一侧的表面的第一导电型半导体膜构成；第一电极层，其设置在所述第一半导体区域上；第二半导体区域，其由设置于作为所述半导体基板的另一侧的表面的受光面的第二导电型半导体膜构成；第二电极层，其设置在所述第二半导体区域上，其特征在于，所述光电转换元件具备第一导电膜，其夹装在所述第一半导体区域与所述第一电极层之间的局部。4.根据权利要求1至权利要求3中任一项所述的光电转换元件，其特征在于，所述第一导电膜与所述第一半导体区域的接触面积小于等于所述第一电极层与所述第一半导体区域的接触面积。5.根据权利要求1至权利要求4中任一项所述的光电转换元件，其特征在于，所述第一导电膜的厚度为所述第一电极层的厚度的一半以下。6.根据权利要求1至权利要求5中任一项所述的光电转换元件，其特征在于，所述第一导电膜被所述第一电极层覆盖。7.根据权利要求1至权利要求6中任一项所述的光电转换元件，其特征在于，所述第一导电膜为金属氧化物膜。8.根据权利要求1至权利要求7中任一项所述的光电转换元件，其特征在于，所述第一导电膜的薄膜电阻值低于所述第一半导体区域的薄膜电阻值。9.根据权利要求1或权利要求2所述的光电转换元件，其特征在于，光电转换元件具备第二导电膜，其夹装在所述第二半导体区域与所述第二电极层之间的局部。

百度查询： 夏普株式会社 太阳能电池

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD