申请/专利权人:爱思开海力士有限公司
申请日:2023-03-16
公开(公告)日:2024-01-12
公开(公告)号:CN117393519A
主分类号:H01L23/48
分类号:H01L23/48;H01L23/498;H01L25/065;H01L25/18;H10B80/00
优先权:["20220712 KR 10-2022-0085813"]
专利状态码:在审-实质审查的生效
法律状态:2024.01.30#实质审查的生效;2024.01.12#公开
摘要:一种半导体器件可以包括:第一衬底;第一高频信号贯通电极和第一低频信号贯通电极,其穿过第一衬底;第一高频信号导电图案和第一低频信号导电图案,其分别连接到第一高频信号贯通电极和第一低频信号贯通电极;以及一个或更多个第一高频信号连接电极和一个或更多个第一低频信号连接电极,其分别连接到第一高频信号导电图案和第一低频信号导电图案,其中第一低频信号导电图案的面积大于第一高频信号导电图案的面积。
主权项:1.一种半导体器件,包括:第一衬底;第一高频信号贯通电极和第一低频信号贯通电极,其穿过所述第一衬底;第一高频信号导电图案和第一低频信号导电图案,其分别连接到所述第一高频信号贯通电极和所述第一低频信号贯通电极;以及一个或更多个第一高频信号连接电极和一个或更多个第一低频信号连接电极,其分别连接到所述第一高频信号导电图案和所述第一低频信号导电图案,其中,所述第一低频信号导电图案的面积大于所述第一高频信号导电图案的面积。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 包括两个或更多个堆叠半导体结构的半导体器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。