申请/专利权人：电子科技大学;电子科技大学广东电子信息工程研究院

申请日：2023-10-16

公开（公告）日：2024-03-08

公开（公告）号：CN117673154A

主分类号：H01L29/78

分类号：H01L29/78;H01L21/336;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.03.26#实质审查的生效;2024.03.08#公开

摘要：本发明提供一种具有哑铃状体内埋层的新型LDMOS结构及制造方法，包括：第一导电类型半导体衬底、第二导电类型漂移区、第一导电类型阱区、第一导电类型埋层、第二导电类型埋层、位于器件表面的多晶硅栅电极、第一介质氧化层、第二介质氧化层。第一导电类型埋层和第二导电类型埋层位于漂移区体内；本发明通过新型工艺制造方法在漂移区引入哑铃状第一导电类型埋层与条形第二导电类型埋层，使器件漂移区内开态时形成更宽的导电路径，能够实现比导通电阻的降低；此外，该结构能够优化器件表面电场分布，解决器件可靠性的问题。

主权项：1.一种具有哑铃状体内埋层的新型LDMOS结构，其特征在于包括：第一导电类型半导体衬底11、第二导电类型漂移区21、第一导电类型阱区12、第一导电类型半导体接触区A15、第二导电类型半导体接触区A23和第二导电类型半导体接触区B24、第一导电类型埋层A13、第一导电类型埋层B14、第二导电类型埋层A22、第一介质氧化层31、第二介质氧化层32、多晶硅栅电极41；其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧；第一导电类型埋层A13、第一导电类型埋层B14和第二导电类型埋层A22位于第二导电类型漂移区21内，第一导电类型埋层13和第一导电类型埋层14相连，第二导电类型埋层A22位于第一导电类型埋层A13和第一导电类型埋层B14上方；重掺杂的第二导电类型半导体接触区B24位于第二导电类型漂移区21中的右侧表面，重掺杂的第一导电类型半导体接触区A15和第二导电类型半导体接触区A23位于第一导电类型阱区12表面；第二介质氧化层32位于第一导电类型阱区12上方且部分位于第二导电类型漂移区21上方，第一介质氧化层31位于第二导电类型漂移区21上方；多晶硅栅电极41覆盖在第二介质氧化层32的上表面并部分延伸至第一介质氧化层31的上表面；从源极到漏极的方向为X，器件从表面到体内的方向为Y，Z方向垂直于XOY平面；重掺杂的掺杂浓度大于1E19cm-3。

全文数据：

权利要求：

百度查询： 电子科技大学;电子科技大学广东电子信息工程研究院 具有哑铃状体内埋层的新型LDMOS结构及制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD