申请/专利权人：芯云凌(重庆)电子科技有限公司

申请日：2023-12-28

公开（公告）日：2024-03-22

公开（公告）号：CN117747595A

主分类号：H01L23/538

分类号：H01L23/538;H01L23/13;H01L21/768

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开了一种嵌入式堆叠封装结构及封装方法，其中，封装结构包括第一芯片、第二芯片和基板，在基板的一侧设有一容置槽，所述第一芯片安装于该容置槽内，且导电凸点部分凸出于基板；在基板上设有互连层，所述第一芯片与互连层相连；所述第二芯片位于交叠区的导电凸点与第一芯片位于交叠区的导电凸点直接相连；封装方法步骤如下：1）制作带容置槽的基板；2）将第一芯片置于容置槽内，第一芯片的导电凸点部分凸出基板表面；3）将互连层与基板和第一芯片进行连接；4）将第二芯片与第一芯片进行连接，同时，将第二芯片与互连层进行连接。本发明通过嵌入式堆叠封装，有效减小了三维集成封装的高度，实现小体积、高可靠、工艺简单高效的系统级封装。

主权项：1.一种嵌入式堆叠封装结构，包括第一芯片、第二芯片和基板，所述第一芯片、第二芯片的一侧均具有导电凸点；其特征在于：在基板的一侧设有一容置槽，所述第一芯片安装于该容置槽内，并通过填充剂与基板固定，且第一芯片的导电凸点至少部分凸出于基板；在基板上设有互连层，所述第一芯片与互连层相连；其中，互连层对应交叠区的位置具有镂空，第一芯片位于交叠区的导电凸点从互连层的镂空穿过；所述第二芯片位于互连层背离基板的一侧，并与互连层相连，其位于交叠区的导电凸点与第一芯片位于交叠区的导电凸点直接相连。

全文数据：

权利要求：

百度查询： 芯云凌(重庆)电子科技有限公司 嵌入式堆叠封装结构及封装方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD