申请/专利权人：上海华虹宏力半导体制造有限公司;华虹半导体(无锡)有限公司

申请日：2024-01-30

公开（公告）日：2024-03-22

公开（公告）号：CN117750762A

主分类号：H10B41/30

分类号：H10B41/30;H01L29/423;H01L21/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明提供了一种闪存器件的形成方法，包括：在器件区的衬底上形成浮栅氧化层、浮栅层、ONO层、控制栅层和具有第一开口的硬掩膜层；在第一开口内形成字线限位侧墙；去除未被字线限位侧墙覆盖的控制栅层和ONO层，形成第二开口；在第二开口内形成氧化硅侧墙和氮化硅侧墙；去除未被氮化硅侧墙覆盖的浮栅层，形成第三开口；在第三开口内形成隧穿氧化层，隧穿氧化层形成第四开口；在第四开口内形成字线，字线的表面低于氮化硅侧墙的顶端；通过OTS工艺在字线的表面沉积字线保护氧化层，并对字线保护氧化层进行CMP处理；依次去除硬掩膜层，以及位于硬掩膜层下方的控制栅层、ONO层、浮栅层和浮栅氧化层，在器件区形成多个存储器件。

主权项：1.一种闪存器件的形成方法，其特征在于，包括：提供衬底，所述衬底分为相邻的器件区和逻辑区；在器件区的衬底上依次形成浮栅氧化层、浮栅层、ONO层、控制栅层和具有多个第一开口的硬掩膜层，所述第一开口露出所述控制栅层的表面；在所述第一开口内形成字线限位侧墙，所述字线限位侧墙覆盖所述硬掩膜层的侧壁和部分所述控制栅层的表面；去除所述第一开口内未被所述字线限位侧墙覆盖的控制栅层和ONO层，形成第二开口；在所述第二开口内依次形成氧化硅侧墙和氮化硅侧墙，所述氧化硅侧墙覆盖所述字线限位侧墙、控制栅层的侧壁和ONO层的侧壁，所述氮化硅侧墙覆盖所述氧化硅侧墙；去除未被所述氮化硅侧墙覆盖的浮栅层，露出所述浮栅氧化层的表面，同时形成第三开口；在所述第三开口内形成覆盖所述第三开口的侧壁和所述浮栅氧化层的表面的隧穿氧化层，所述隧穿氧化层形成第四开口；在所述第四开口内形成字线，所述字线的表面低于所述氮化硅侧墙的顶端；通过OTS工艺在所述字线的表面沉积字线保护氧化层，并对所述字线保护氧化层进行CMP处理；依次去除所述硬掩膜层，以及位于所述硬掩膜层下方的控制栅层、ONO层、浮栅层和浮栅氧化层，在所述器件区形成多个存储器件；形成层间介质层，所述层间介质层覆盖字线保护层以及相邻所述器件区之间的空间。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司;华虹半导体(无锡)有限公司 闪存器件的形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD