申请/专利权人：江西杰创半导体有限公司;杰创半导体(苏州)有限公司

申请日：2023-12-22

公开（公告）日：2024-03-22

公开（公告）号：CN117747697A

主分类号：H01L31/12

分类号：H01L31/12;H01L31/0224;H01L31/18;H01L31/105;H01S5/026;H01S5/042;H01S5/183

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：本发明公开了一种VCSEL和PD集成芯片、制作方法及光电子器件，VCSEL和PD集成芯片包括：衬底，第一N型缓冲层，PD外延结构，第二N型重掺杂外延层以及VCSEL外延结构。第一N型缓冲层形成于衬底上。PD外延结构包括第一N型外延层、吸收层、第一P型外延层和第一P型重掺杂欧姆接触层。第二N型重掺杂外延层形成于PD外延结构上，第一P型重掺杂欧姆接触层和第二N型重掺杂外延层用于制作TunnelJunction结构，在TunnelJunction结构上制作的电极既是PD外延结构的P型电极，又是VCSEL外延结构的N型电极。VCSEL外延结构形成于第二N型重掺杂外延层上。本发明的VCSEL和PD集成芯片、制作方法及光电子器件，通过集成不仅可以降低封装的成本，而且还降低了芯片模块的整体成本。

主权项：1.一种VCSEL和PD集成芯片，其特征在于，包括：衬底；第一N型缓冲层，形成于所述衬底上；PD外延结构，包括依次形成于所述第一N型缓冲层上的第一N型外延层、吸收层、第一P型外延层和第一P型欧姆接触层；第二N型外延层，形成于所述PD外延结构上；VCSEL外延结构，形成于所述第二N型外延层上且暴露出部分所述第二N型外延层，所述VCSEL外延结构包括依次形成的N型DBR、增益区、限制层、P型DBR和第二P型欧姆接触层。

全文数据：

权利要求：

百度查询： 江西杰创半导体有限公司;杰创半导体(苏州)有限公司 VCSEL和PD集成芯片、制作方法及光电子器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD