申请/专利权人：台湾积体电路制造股份有限公司

申请日：2019-01-28

公开（公告）日：2024-03-22

公开（公告）号：CN110875392B

主分类号：H01L29/78

分类号：H01L29/78;H01L21/336

优先权：["20180830 US 16/118,087"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2020.04.03#实质审查的生效;2020.03.10#公开

摘要：本公开涉及一种FinFET器件及其形成方法。一种方法，包括：形成在衬底上方突出的鳍；在鳍上方形成栅极结构；沿着栅极结构的侧壁形成栅极间隔件，其中，栅极结构的上表面通过栅极间隔件被暴露；在栅极结构、栅极间隔件、和鳍上方沉积栅极膜；在沉积栅极膜之后执行一个或多个刻蚀工艺，其中，一个或多个刻蚀工艺从鳍的上表面移除栅极膜的第一部分并且在鳍中形成凹槽，其中，在一个或多个刻蚀工艺之后栅极膜的第二部分保留在栅极间隔件的侧壁上；以及在凹槽中形成外延源极漏极区域。

主权项：1.一种用于形成半导体器件的方法，包括：形成在衬底上方突出的鳍；在所述鳍上方形成栅极结构；沿着所述栅极结构的侧壁形成栅极间隔件，其中，所述栅极结构的上表面通过所述栅极间隔件被暴露；在所述栅极结构、所述栅极间隔件、和所述鳍上方沉积栅极膜，其中，所述栅极膜由氮化硅形成，其中，所述栅极膜中的硅与氮的原子比率在0.9与1.2之间；在沉积所述栅极膜之后执行一个或多个刻蚀工艺，其中，所述一个或多个刻蚀工艺从所述鳍的上表面移除所述栅极膜的第一部分并且在所述鳍中形成凹槽，其中，在所述一个或多个刻蚀工艺之后，所述栅极膜的第二部分保留在所述栅极间隔件的侧壁上；以及通过执行外延工艺来在所述凹槽中形成外延源极漏极区域，其中，所述外延工艺包括处理步骤的多个迭代，其中处理步骤的每个迭代包括生长周期和所述生长周期之后的刻蚀周期，其中，所述生长周期在所述凹槽中沉积外延材料层，并且所述刻蚀周期去除在所述生长周期中沉积的所述外延材料层的第一部分，其中，形成所述外延源极漏极区域减少了与所述外延源极漏极区域相邻的所述栅极膜的第二部分的厚度，其中，在形成所述外延源极漏极区域之后，与所述外延源极漏极区域相邻的所述栅极膜的第二部分的厚度随着所述栅极膜朝向所述鳍延伸而持续减小。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 FinFET器件及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD