申请/专利权人：桑迪士克科技有限责任公司

申请日：2019-11-22

公开（公告）日：2024-04-23

公开（公告）号：CN113169182B

主分类号：H10B43/35

分类号：H10B43/35;H10B43/50;H10B43/40;H10B43/10;H10B43/27;H01L29/792;H01L29/66

优先权：["20190213 US 16/274,687"]

专利状态码：有效-授权

法律状态：2024.04.23#授权;2021.08.10#实质审查的生效;2021.07.23#公开

摘要：本公开提供了一种三维存储器器件，该三维存储器器件可包括形成在承载衬底上方的绝缘层和间隔物材料层的交替堆叠。间隔物材料层形成为导电层，或者随后被该导电层替换。存储器堆叠结构穿过交替堆叠形成。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。漏极区和位线可形成在存储器堆叠结构上方以提供存储器管芯。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持存储器管芯内的存储器单元的操作的外围电路。通过移除承载衬底来物理地暴露竖直半导体沟道中的每个竖直半导体沟道的远侧端部。源极层直接形成在竖直半导体沟道中的每个竖直半导体沟道的远侧端部上。可在源极层上形成接合焊盘。

主权项：1.一种半导体结构，包括：存储器管芯，所述存储器管芯接合到逻辑管芯，所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；漏极区，所述漏极区位于所述竖直半导体沟道中的相应一个竖直半导体沟道的第一端部；和源极层，所述源极层具有第一表面和第二表面，其中所述第一表面位于所述竖直半导体沟道中的每个竖直半导体沟道的第二端部；其中：所述竖直半导体沟道中的每个竖直半导体沟道的所述第一端部比所述竖直半导体沟道中的每个竖直半导体沟道的所述第二端部更靠近所述逻辑管芯；并且半导体晶圆不位于所述源极层的所述第二表面上方。

全文数据：

权利要求：

百度查询： 桑迪士克科技有限责任公司 接合的三维存储器器件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD