申请/专利权人：台湾积体电路制造股份有限公司

申请日：2019-11-28

公开（公告）日：2022-12-02

公开（公告）号：CN111244038B

主分类号：H01L21/8234

分类号：H01L21/8234;H01L21/8238;H01L27/088;H01L27/092

优先权：["20181128 US 62/772,387","20190510 US 16/409,386"]

专利状态码：有效-授权

法律状态：2022.12.02#授权;2020.06.30#实质审查的生效;2020.06.05#公开

摘要：本公开实施例提供一种半导体装置的制造方法及半导体装置，该半导体装置的制造方法包括：于基板上形成多个交替层堆叠；从多个交替层堆叠建构多个纳米片；且于多个纳米片之上形成多个栅极介电质。此方法能够调整纳米片的宽度、厚度、间距与堆叠数量，并可用于单一基板上。此设计弹性设计对电路性能与功率运用的设计最佳化提供广泛的调整范围。

主权项：1.一种半导体装置的制造方法，包括：于一基板上形成一第一交替层堆叠，其中形成该第一交替层堆叠的步骤包括于该基板上交替沉积一第一半导体材料的多个第一层与一第二半导体材料的多个第二层，该第二半导体材料与该第一半导体材料不同；于该基板上形成一第二交替层堆叠，其中形成该第二交替层堆叠的步骤包括于形成于该基板上的该第一交替层堆叠中的一凹口之中交替共形沉积该第一半导体材料的多个第一层与该第二半导体材料的多个第二层，且其中相对于该第一交替层堆叠的所述多个第一层，该第二交替层堆叠的所述多个第一层具有较大的厚度，且其中该第二交替层堆叠的该第一半导体材料沉积的至少一第一层延伸至该凹口的一侧壁的顶部；从该第一交替层堆叠建构一第一纳米片堆叠且从该第二交替层堆叠建构一第二纳米片堆叠，其中建构该第一纳米片堆叠与该第二纳米片堆叠的步骤包括：从该第一交替层堆叠图案化一第一鳍片，且从该第二交替层堆叠图案化一第二鳍片；以及从该第一交替层堆叠移除所述多个第一层且从该第二交替层堆叠移除所述多个第一层，使得该第二交替层堆叠相邻的剩余层间的距离大于该第一交替层堆叠相邻的剩余层间的距离，其中该第一交替层堆叠中所述多个第一层最底部的一层的一部份以及该第二交替层堆叠中所述多个第一层最底部的一层的一部份于该基板上保留以形成一第一应力层与一第二应力层；以及于该第一纳米片堆叠之上形成一第一栅极介电质，且于该第二纳米片堆叠之上形成一第二栅极介电质。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 半导体装置的制造方法及半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD