申请/专利权人：超威半导体公司

申请日：2021-04-27

公开（公告）日：2023-01-13

公开（公告）号：CN115605853A

主分类号：G06F13/16

分类号：G06F13/16;G06F3/06;G06F13/42;G11C8/18

优先权：["20200514 US 15/931,825"]

专利状态码：在审-实质审查的生效

法律状态：2023.05.30#实质审查的生效;2023.01.13#公开

摘要：一种存储器控制器包括仲裁器，该仲裁器引起存储器通道上读取命令的拖尾和写入命令的拖尾。在拖尾期间，该仲裁器监视该存储器通道的数据总线效率的指示。响应于该指示表明数据总线效率小于指定阈值，该仲裁器停止该当前拖尾并且开始另一类型的拖尾。

主权项：1.一种存储器控制器，包括：仲裁器，所述仲裁器能够操作以a引起存储器通道上读取命令的拖尾和写入命令的拖尾；b在读取命令和写入命令中的一者的当前拖尾期间，监视所述存储器通道的数据总线效率的指示；以及c响应于所述数据总线效率的指示指示数据总线效率小于指定阈值，停止所述当前拖尾并且开始读取命令或写入命令中的另一者的拖尾。

全文数据：

权利要求：

百度查询： 超威半导体公司 高效存储器总线管理

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD