申请/专利权人：长鑫存储技术有限公司

申请日：2021-07-05

公开（公告）日：2023-01-24

公开（公告）号：CN115643745A

主分类号：H10B12/00

分类号：H10B12/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.14#实质审查的生效;2023.01.24#公开

摘要：本发明涉及集成电路技术领域，尤其涉及一种电容阵列结构及其形成方法。所述电容阵列结构的形成方法包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底上的堆叠结构、以及位于所述堆叠结构上的掩模层，所述掩模层中具有沿垂直于所述衬底的方向贯穿所述掩模层的刻蚀窗口；沿所述刻蚀窗口刻蚀所述堆叠结构，形成沿垂直于所述衬底的方向贯穿所述堆叠结构的电容孔；形成填充满所述电容孔和所述刻蚀窗口、并覆盖所述掩模层顶面的导电层；去除所述堆叠结构顶面的所述导电层和所述掩模层，残留于所述电容孔内的所述导电层形成下电极。本发明避免了在去除所述掩模层的过程中电容孔特征尺寸的异常增大，确保了形成的下电极的特征尺寸。

主权项：1.一种电容阵列结构的形成方法，其特征在于，包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底上的堆叠结构、以及位于所述堆叠结构上的掩模层，所述掩模层中具有沿垂直于所述衬底的方向贯穿所述掩模层的刻蚀窗口；沿所述刻蚀窗口刻蚀所述堆叠结构，形成沿垂直于所述衬底的方向贯穿所述堆叠结构的电容孔；形成填充满所述电容孔和所述刻蚀窗口、并覆盖所述掩模层顶面的导电层；去除所述堆叠结构顶面的所述导电层和所述掩模层，残留于所述电容孔内的所述导电层形成下电极。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 电容阵列结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD