申请/专利权人：西安电子科技大学

申请日：2022-10-14

公开（公告）日：2023-03-24

公开（公告）号：CN115842056A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06;H01L29/423;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.04.11#实质审查的生效;2023.03.24#公开

摘要：本发明公开了一种集成HJD的SiCDMOSFET器件及其制备方法，包括：从下至上依次层叠设置的金属化漏极、N+衬底区、N‑外延区；第一和第二P‑base区设置于N‑外延区内；第一和第四P+注入区分别设置于第一和第二P‑base区内，第二和第三P+注入区设置于N‑外延区内；第一和第二N+注入区分别设置于第一和第二P‑base区内；N‑PolySi区设置于第二和第三P+注入区间的N‑外延区上；第一和第二N‑PolySi栅极分别设置于第一和第二栅介质层内，第一和第二栅介质层分别设置于指定栅极区域；金属化源极设置于器件上表面。本发明提高了器件性能。

主权项：1.一种集成HJD的SiCDMOSFET器件，其特征在于，包括：从下至上依次层叠设置的金属化漏极、N+衬底区、N-外延区；第一P-base区和第二P-base区，分别设置于器件两端的所述N-外延区内；第一P+注入区、第二P+注入区、第三P+注入区和第四P+注入区，所述第一P+注入区和所述第四P+注入区分别设置于所述第一P-base区和所述第二P-base区内且分别位于器件的左右两端，所述第二P+注入区、所述第三P+注入区设置于所述N-外延区内且所述第一P+注入区靠近所述第二P+注入区、所述第三P+注入区靠近所述第四P+注入区；第一N+注入区和第二N+注入区，分别设置于所述第一P-base区和所述第二P-base区内且分别邻接所述第一P+注入区、所述第四P+注入区；N-PolySi区，设置于所述第二P+注入区、所述第三P+注入区之间的所述N-外延区上；第一栅介质层和第二栅介质层，所述第一栅介质层设置于所述第一P-base区、所述N-外延区、部分所述第一N+注入区和部分所述第二P+注入区上，所述第二栅介质层设置于所述第二P-base区、所述N-外延区、部分所述第二N+注入区和部分所述第三P+注入区上；第一N-PolySi栅极和第二N-PolySi栅极，分别设置于所述第一栅介质层和所述第二栅介质层内；金属化源极，设置于所述第一P+注入区、所述第二P+注入区、所述第三P+注入区、所述第四P+注入区、所述第一N+注入区、所述第二N+注入区、所述N-PolySi区、所述第一栅介质层和所述第二栅介质层上。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种集成HJD的SiC DMOSFET器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD