申请/专利权人：北京数渡信息科技有限公司

申请日：2024-01-11

公开（公告）日：2024-03-19

公开（公告）号：CN117556754B

主分类号：G06F30/3308

分类号：G06F30/3308;G06F30/327

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2024.03.01#实质审查的生效;2024.02.13#公开

摘要：本发明涉及PCIe交换机芯片硅前仿真系统，包括仿真系统地址空间映射和PCIe总线模型，仿真系统地址空间映射包括位于根联合体侧的宿主内存空间、位于终端侧的设备寄存器空间；PCIe总线模型包括根联合体总线模型、PCIe交换机芯片硅前模型、存储设备总线模型、网络设备总线模型、计算设备总线模型、后端延时发生器、总线性能监控器。本发明精确模拟上述各类设备以及宿主驱动在PCIe接口上的输入、输出执行流程和与之相关的总线事务行为，更准确和有效的覆盖主流PCIe应用相关的性能测试场景，有效提升仿真结果的准确性和覆盖率，降低芯片性能在硅前验证不充分的风险；不受软件仿真器和虚拟连接器的性能限制，降低了仿真平台的复杂度。

主权项：1.PCIe交换机芯片硅前仿真系统，其特征在于，包括仿真系统地址空间映射和PCIe总线模型；所述仿真系统地址空间映射包括：位于根联合体侧的宿主内存空间、位于终端侧的设备寄存器空间；所述PCIe总线模型包括根联合体总线模型、PCIe交换机芯片硅前模型、存储设备总线模型、网络设备总线模型、计算设备总线模型、后端延时发生器、总线性能监控器；所述宿主内存空间包括：存储宿主驱动空间、网络宿主驱动空间、计算宿主驱动空间、数据搬运区域、中断区域；所述存储宿主驱动空间包含Ni个存储宿主驱动子空间和一个物理区域页链表区，每个存储宿主驱动子空间用于保存对应存储设备的提交队列和完成队列；所述物理区域页链表区，用于保存存储命令的内存物理地址链表，当且仅当存储命令操作涉及的数据块超过2个物理页内存的大小时，存储设备总线模型收到提交队列条目后需要向存储宿主驱动子空间的物理区域页链表区发起地址和长度固定的读操作；所述网络宿主驱动空间包含Nj个网络宿主驱动子空间，每个网络宿主驱动子空间用于保存网络发送描述符环、发送描述符环头指针区和接收描述符环；所述计算宿主驱动空间包含Nk个计算宿主驱动子空间和1个二级命令缓冲区，每个计算宿主驱动子空间用于保存命令环和命令环读指针区；所述二级命令缓冲区，用于保存非直接的二级计算命令，计算设备总线模型收到命令环中的一级计算命令后需要向计算宿主驱动子空间的二级命令缓冲区发起地址和长度固定的读操作；所述数据搬运区域，用于存储设备、网络设备或计算设备发起直接内存访问时数据的写入和读出；所述中断区域，用于存储设备、网络设备或计算设备发起中断信号消息报文所指向的地址空间；所述设备寄存器空间包括存储设备寄存器空间、网络设备寄存器空间、计算设备寄存器空间；所述存储设备寄存器空间，用于保存提交队列尾指针门铃寄存器和完成队列头指针门铃寄存器；所述网络设备寄存器空间，用于保存发送描述符环尾指针寄存器和接收描述符环尾指针寄存器；所述计算设备寄存器空间，用于保存命令环的写指针寄存器；所述根联合体总线模型负责模拟宿主侧的存储驱动、网络驱动和计算驱动在PCIe总线上的行为，包括：Ni个存储宿主驱动子模型、Nj个网络宿主驱动子模型、Nk个计算宿主驱动子模型、报文多路复用器和报文解复用器，Ni与存储设备总线模型的数量保持一致，Nj与网络设备总线模型的数量保持一致，Nk与计算设备总线模型的数量保持一致；根联合体总线模型还负责接收和处理针对宿主内存空间数据搬运区域和中断区域的PCIe读、写事务；所述存储宿主驱动子模型，依据存储设备协议以及存储命令输入或输出操作的PCIe事务流程，构建和发送针对存储设备寄存器空间的PCIe读或写事务，接收和处理针对存储宿主驱动空间的PCIe读或写事务；所述网络宿主驱动子模型，依据网络设备协议以及网络收或发包输入或输出操作的PCIe事务流程，构建和发送针对网络设备寄存器空间的PCIe读或写事务，接收和处理针对网络宿主驱动空间的PCIe读或写事务；所述计算宿主驱动子模型，依据计算设备协议以及计算命令输入或输出操作的PCIe事务流程，构建和发送针对计算设备寄存器空间的PCIe读或写事务，接收和处理针对计算宿主驱动空间的PCIe读或写事务；所述报文多路复用器，负责将多个存储宿主驱动子模型、网络宿主驱动子模型或计算宿主驱动子模型发出的TLP报文进行多路仲裁和选通，按照公平仲裁原则选通其中一路后将对应的TLP报文由根联合体总线模型发往PCIe交换机芯片硅前模型；所述报文解复用器，负责将PCIe交换机芯片硅前模型发送到根联合体总线模型的TLP报文进行解析，依据报文中地址和请求者或完成者标识确定报文目的地，并将其分发到对应的存储宿主驱动子模型、网络宿主驱动子模型或计算宿主驱动子模型；所述PCIe交换机芯片硅前模型，即待验证的PCIe交换机芯片的真实设计，在芯片设计流程的不同阶段表现为不同抽象层次的设计模型：在架构设计阶段为芯片的行为级模型，在逻辑设计阶段为RTL模型，上述模型行为均要求时钟精确；所述存储设备总线模型，其总数为Ni，与所述存储宿主驱动子空间个数、存储宿主驱动子模型个数保持一致；所述存储设备总线模型负责模拟存储设备在PCIe总线上的行为，依据存储设备协议以及存储命令输入或输出操作的PCIe事务流程，构建和发送针对宿主内存空间中的存储宿主驱动子空间、物理区域页链表区、数据搬运区域、中断区域的PCIe读或写事务，接收和处理针对该存储设备寄存器空间的PCIe读或写事务；所述网络设备总线模型，其总数为Nj，与所述网络宿主驱动子空间个数、网络宿主驱动子模型个数保持一致；所述网络设备总线模型负责模拟网络设备在PCIe总线上的行为，依据网络设备协议以及网络收或发包输入或输出操作的PCIe事务流程，构建和发送针对宿主内存空间中的网络宿主驱动子空间、数据搬运区域、中断区域的PCIe读或写事务，接收和处理针对该网络设备寄存器空间的PCIe读或写事务；所述计算设备总线模型，其总数Nk，与所述计算宿主驱动子空间个数、计算宿主驱动子模型个数保持一致；所述计算设备总线模型负责模拟计算设备在PCIe总线上的行为，依据计算设备协议以及计算命令输入或输出操作的PCIe事务流程，构建和发送针对宿主内存空间中的计算宿主驱动子空间、数据搬运区域、中断区域的PCIe读或写事务，接收和处理针对该计算设备寄存器空间的PCIe读或写事务；所述后端延时发生器，负责在根联合体总线模型和设备模型的接收或处理PCIe报文过程中，按照PCIe交换机芯片硅前仿真系统的输入参数，注入等量的PCIe报文传输延时，以模拟和逼近真实宿主驱动和存储设备、网络设备、计算设备在带宽、时延以及每秒输入或输出操作次数性能指标；设备模型是存储设备总线模型、网络设备总线模型或计算设备总线模型；所述总线性能监控器，负责在根联合体总线模型侧监控各个设备在PCIe总线上的性能，实时打印各个设备的带宽、时延和每秒输入或输出操作次数性能仿真结果数据。

全文数据：

权利要求：

百度查询： 北京数渡信息科技有限公司 PCIe交换机芯片硅前仿真系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD