申请/专利权人：株式会社东芝;东芝电子元件及存储装置株式会社

申请日：2023-02-20

公开（公告）日：2024-03-22

公开（公告）号：CN117747571A

主分类号：H01L23/482

分类号：H01L23/482;H01L23/488;H01L21/60

优先权：["20220922 JP 2022-151188"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：提供一种能够抑制翘曲的半导体装置及半导体装置的制造方法。半导体装置包括第1导电层、半导体层、第1控制电极、第2控制电极、第1电极焊盘和第2电极焊盘。第1导电层包括第1导电区域和第2导电区域。半导体层设置在第1导电层之上。半导体层包括第1～5半导体区域。第1控制电极隔着第1绝缘膜与第1半导体区域、第2半导体区域及第3半导体区域对置。第2控制电极隔着第2绝缘膜与第1半导体区域、第4半导体区域及第5半导体区域对置。第1电极焊盘设置在半导体层的上方，与第3半导体区域电连接。第2电极焊盘设置在半导体层的上方，与第5半导体区域电连接。第1导电区域的至少一部分位于第1电极焊盘及第2电极焊盘的下方。

主权项：1.一种半导体装置，其具备：第1导电层，在上表面及下表面的至少任一个设置凹凸，包括第1导电区域和具有比所述第1导电区域薄的厚度的第2导电区域；半导体层，设置在所述第1导电层之上，包括第1导电型的第1半导体区域、设置在所述第1半导体区域的一部分之上的第2导电型的第2半导体区域、设置在所述第2半导体区域之上的第1导电型的第3半导体区域、设置在所述第1半导体区域的另一部分之上的第2导电型的第4半导体区域以及设置在所述第4半导体区域之上的第1导电型的第5半导体区域；第1控制电极，隔着第1绝缘膜与所述第1半导体区域、所述第2半导体区域及所述第3半导体区域对置；第2控制电极，隔着第2绝缘膜与所述第1半导体区域、所述第4半导体区域及所述第5半导体区域对置；第1电极焊盘，设置在所述半导体层的上方，与所述第3半导体区域电连接；以及第2电极焊盘，设置在所述半导体层的上方，与所述第5半导体区域电连接，所述第1导电区域的至少一部分位于所述第1电极焊盘及所述第2电极焊盘的下方。

全文数据：

权利要求：

百度查询： 株式会社东芝;东芝电子元件及存储装置株式会社 半导体装置及半导体装置的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD