申请/专利权人：高通股份有限公司

申请日：2022-07-01

公开（公告）日：2024-04-02

公开（公告）号：CN117813686A

主分类号：H01L23/538

分类号：H01L23/538;H10B80/00;H01L23/48;H01L23/00;H01L25/00

优先权：["20210823 US 17/409,481"]

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：为了减小封装高度而采用中介体将多个上部堆叠式管芯电耦合至封装基板的堆叠式管芯集成电路IC封装，以及相关制造方法。为了降低IC封装的高度且同时提供要电耦合至封装基板的堆叠式管芯，该IC封装包括中介体。该堆叠式管芯被设置在该封装基板与该中介体之间。一条或多条导线耦合例如，导线接合在上部管芯与中介体之间，以提供该上部管芯与该中介体之间的电连接。一个或多个电互连件例如，导电柱耦合在该中介体与该封装基板之间，以在该上部管芯与该封装基板之间路由电连接。因此，该上部管芯可电耦合至该封装基板，而不要求该上部管芯上方用于导线接合的附加净空区域。

主权项：1.一种集成电路IC封装，包括：封装基板；中介体；电耦合至所述封装基板的第一管芯；设置在所述第一管芯与所述中介体之间的第二管芯；耦合至所述第二管芯和所述中介体的一条或多条第二导线；和耦合至所述中介体和所述封装基板的一个或多个电互连件，并且每个电互连件将所述一条或多条第二导线之中的第二导线电耦合至所述封装基板。

全文数据：

权利要求：

百度查询： 高通股份有限公司 为了减小封装高度而采用中介体将（多个）上部堆叠式管芯耦合至封装基板的堆叠式管芯集成电路（IC）封装，以及相关制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD