申请/专利权人：英飞凌科技奥地利有限公司

申请日：2017-11-29

公开（公告）日：2021-07-20

公开（公告）号：CN108122898B

主分类号：H01L25/07(20060101)

分类号：H01L25/07(20060101);H01L23/495(20060101)

优先权：["20161129 DE 102016122963.6"]

专利状态码：有效-授权

法律状态：2021.07.20#授权;2018.06.29#实质审查的生效;2018.06.05#公开

摘要：本申请涉及包括双向开关的半导体器件。形成双向开关的半导体器件可以包括载体、布置在载体上的第一半导体元件和第二半导体元件、沿载体的第一侧面布置的第一行端子和沿与第一侧面相对的载体的第二侧面布置的第二行端子，以及包装第一和第二半导体元件的包装体，其中每一行端子包括双向开关的栅极端子、感测端子和至少一个功率端子。

主权项：1.一种形成双向开关（100'）的半导体器件（300；300'），所述半导体器件包括：载体（340；340'）；布置在载体（340；340'）上的第一半导体芯片（350；350'）和第二半导体芯片（360；360'）；沿载体（340；340'）的第一侧面布置的第一行端子（320）和沿与第一侧面相对的载体的第二侧面布置的第二行端子（330）；以及包装第一和第二半导体芯片（350，360；350'，360'）的包装体（310；310'）；其中第一半导体芯片（350）包括包含第一源极（350_1）、漏极（350_3）和栅极（350_2）电极的第一晶体管结构，并且第二半导体芯片（360）包括包含第二源极（360_1）、漏极（360_3）和栅极（360_2）电极的第二晶体管结构，并且其中第一半导体芯片（350）的漏极电极（350_3）和第二半导体芯片（360）的漏极电极（360_3）连接到相同的载体，使得第一和第二晶体管结构通过其相应的第一和第二漏极电极（350_3，360_3）经由载体（340；340'）仅仅电气耦合；并且其中第一行端子（320）包括与第一栅极电极（350_2）耦合的第一栅极端子（320_3）、与第一源极电极（350_1）耦合的第一感测端子（320_2），以及与第一源极电极（350_1）耦合的双向开关（100'）的第一功率端子（320_1）；并且其中第二行端子（330）包括与第二栅极电极（360_2）耦合的第二栅极端子（330_3）、与第二源极电极（360_1）耦合的第二感测端子（330_2），以及与第二源极电极（360_1）耦合的双向开关（100'）的第二功率端子（330_1）；并且其中载体（340；340'）以及第一行端子（320）和第二行端子（330）是引线框架的部分。

全文数据：包括双向开关的半导体器件技术领域[0001]本公开涉及半导体器件，特别地涉及包括双向开关的半导体器件和用于制造这样的器件的方法。背景技术[0002]双向开关提供许多有利的电气属性，该电气属性使得它们在各种各样的应用中是有用的。特别感兴趣的是实现在一个单个半导体器件半导体封装）中的双向开关。然而，以该方式实现的当前的双向开关可能不展现足够高的功率密度。另外，可能合期望的是减小封装尺寸和或降低这样的双向开关的生产成本。附图说明[0003]随附各图图示了示例并且与描述一起用于解释本公开的原理。将容易领会到本公开的其它示例和意图优点中的许多个，因为它们通过参考以下详细描述而变得更好被理解。附图的元件未必按照相对于彼此的比例。相同的参考标记指代对应的类似部分。[0004]图1A和1B示出根据本公开的双向开关的两个不同示例的电路图。[0005]图2A-2D在顶视图（图2A和侧视图（图2B-2D中示意性地示出可以用于实现双向开关的半导体封装的示例。[0006]图3A-3C示意性地示出实现双向开关的半导体器件的示例的顶视图（图3A、3B和侧视图（图30，其中半导体器件包括两个半导体元件。[0007]图4A和4B在顶视图（图4A和侧视图（图4B中示意性地示出具有实现双向开关的两个半导体元件的半导体器件的另外的示例。[0008]图5示意性地示出利用单个半导体元件实现双向开关的半导体器件的示例的顶视图。具体实施方式[0009]在以下详细描述中，参考随附各图。然而，对本领域技术人员可以显然的是，示例的一个或多个方面可以按更少程度的具体细节来实践。在其它实例中，以示意形式示出已知的结构和元件以便促进描述示例的一个或多个方面。在这方面，参考所描述的（一个或多个）图的取向来使用方向术语，诸如“顶部”、“底部”、“左边”、“右边”、“上部”、“下部”等。由于示例的组件可以按数个不同的取向定位，因此方向术语用于说明的目的而绝不是限制性的。要理解到，可以利用其它示例，并且可以在不脱离本公开的范围的情况下做出结构或逻辑改变。因此，以下详细描述不将以限制性含义来理解，并且本公开的范围由随附权利要求限定。[0010]此外，虽然可以关于若干实现方式中的仅一个来公开示例的特定特征或方面，但是这样的特征或方面可以与其它实现方式的一个或多个其它特征或方面组合如可能期望的并且对于任何给定或特定应用而言有利的那样），除非另行具体地指出或者除非技术上是受约束的。另外，在将术语“包含”、“具有”、“带有”或其其它变型使用在详细描述或权利要求中的程度上，这样的术语意图以类似于术语“包括”的方式是包括性的。可以使用术语“稱合”和“连接”，连同其派生词。应当理解到，这些术语可以用于指示两个元件协作或与彼此交互，而不管它们是否直接物理或电气接触，或者它们不与彼此直接接触；可以在“键合”、“附接”或“连接”的元件之间提供居间元件或层。而且，术语“示例性，，仅仅意味着作为示例，而不是最佳的或最优的。[0011]半导体器件和用于制造半导体器件的方法的示例可以使用各种类型的半导体芯片或合并在半导体芯片中的电路，在它们之中的是功率MOS晶体管、功率肖特基二极管、JFET结栅场效应晶体管）、功率双极型晶体管、逻辑集成电路、模拟集成电路、功率集成电路、具有集成无源兀件的芯片等。示例还可以使用半导体芯片，该半导体芯片包括MOS晶体管结构或垂直晶体管结构，比如例如IGBT绝缘栅双极型晶体管结构，或一般地，其中至少一个电气接触垫布置在半导体芯片的第一主面上并且至少一个其它电气接触垫布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上的晶体管结构。而且，绝缘材料的示例可以例如用于提供各种类型的外壳中的绝缘层和用于电气电路和组件的绝缘，和或用于提供各种类型的半导体芯片或合并在半导体芯片中的电路包括以上提到的半导体芯片和电路中的绝缘层。[0012]—个或多个半导体芯片可以由特定半导体材料例如Si、SiC、SiGe、GaAs、GaN或由任何其它半导体材料制造，并且另外，可以包含不是半导体的无机和有机材料中的一种或多种，诸如例如绝缘体、塑料或金属。[0013]本文所考虑的（一个或多个半导体芯片可以是薄的，特别地薄于100wn、50wn、2如m或1Own。为了允许半导体芯片的处置或操纵，例如为了封装、eWLP嵌入式晶片级封装或半导体器件组装而必需的处置操纵，半导体芯片可以形成复合芯片的部分。复合芯片可以包括半导体芯片和紧固到半导体芯片的加强芯片。加强芯片向复合芯片添加稳定性和或强度以使其可管理。[0014]—个或多个半导体芯片可以具有接触垫或电极），其允许形成与包括在一个或多个半导体芯片中的集成电路的电气接触。电极可以全部布置在一个或多个半导体芯片的仅一个或多个主面处或在一个或多个半导体芯片的两个主面处。它们可以包括一个或多个电极金属层，其被应用于一个或多个半导体芯片的半导体材料。电极金属层可以利用任何期望的几何形状和任何期望的材料组成来制造。例如，它们可以包括选自Cu、咐、則311311、48、？1:、?1、这些金属中的一个或多个的合金、导电有机材料或导电半导体材料的组的材料或者由其形成。[0015]一个或多个半导体芯片可以键合到载体。载体可以是用于封装的永久器件载体。载体可以包括任何种类的材料如例如陶瓷或金属材料、铜或铜合金或铁镍合金或由其构成。载体可以例如包括直接铝键合DAB、直接铜键合①CB或引线框架中的一个或多个。载体可以与一个或多个半导体芯片的一个接触元件机械和电气连接。（一个或多个）半导体芯片可以通过回流焊、真空焊、扩散焊或借助于导电粘合剂的附接中的一个或多个而连接到载体。如果将扩散焊用作（一个或多个半导体芯片与载体之间的连接技术，可以使用由于焊接过程之后的界面扩散过程而导致半导体与载体之间的界面处的金属间相的焊料材料。在铜或铁镍载体的情况下，因而可能期望的是使用包括AuSn、AgSn、CuSn、AgIn、Auln或Culn或由其构成的焊料材料。可替换地，如果要将一个或多个半导体芯片附接到载体，可以使用导电粘合剂。粘合剂可以例如是基于环氧树脂，环氧树脂可以富含金、银、镍或铜颗粒以增强其导电性。[0016]一个或多个半导体芯片可以在键合到载体衬底之后覆盖有形成包装体的包装材料。包装材料可以是电气绝缘的。包装材料可以包括任何适当的陶瓷、塑料或聚合物材料诸如例如硬质塑料、热塑性或热固性材料或层压体半固化片）或由其形成，并且可以例如包含填充物材料。各种技术可以用于利用包装材料包装一个或多个半导体芯片，所述技术例如是压缩模制、注塑成型、粉末模制、液体模制或层压。热量和或压强可以用于应用包装材料。[0017]在若干示例中，将层或层堆叠应用于彼此，或将材料应用或沉积到层上。应当领会到，如“应用”或“沉积”那样的任何这样的术语意在从字面上覆盖将层应用于彼此上的所有种类和技术。特别地，它们意在覆盖其中将层作为整体一次性atonce应用的技术比如，例如层压技术以及其中以顺序方式沉积层的技术比如，例如派射、电镀、模制、CVD等）。[0018]在下文中，描述了形成双向开关的半导体器件的示例。双向开关可以表现得像是电气电路的两个方向上的晶体管。半导体器件可以是分立组件并且可以是表面安装器件SMD。在图中示出半导体器件的示例，其中半导体器件是包括鸥翼式端子的SMD。然而，半导体器件还可以是无引线SMD或通孔器件THD而不脱离本公开的范围。[0019]根据本公开的半导体器件可以包括第一行端子和第二行端子，其中第一和第二行沿半导体器件的包装体的相对侧面或沿半导体器件的载体的相对侧面布置。半导体器件可以例如包括双小外形DS0封装、超薄紧缩小型封装TSS0P、晶体管外形无引线TOLL封装、双平坦无引线①FN封装、双列直插封装①IP、紧缩双列直插封装SDIP或任何其它合适的封装。[0020]每一行端子可以包括合适数目的端子，例如每一行可以包括五个端子或八个端子或十三个端子。端子的数目可以取决于根据本公开的半导体器件的特定示例中所使用的封装。端子的数目可以根据封装类型而遵循工业标准。另外，端子行中的端子之间的间距可以遵循工业标准并且可以例如为〇.65mm、l_27mra、2.54mtn或任何其它合适的间距。第一和第二行端子之间的距离包装体的宽度也可以遵循工业标准并且可以例如为7.62mm或I5•24mm或任何其它合适的距离。工业标准可以是JEDEC标准。[0021]根据本公开的形成双向开关的半导体器件可以有利地展现高电气功率密度、制造的简易性、低制造成本和或与现有技术的兼容性。[0022]根据本公开的半导体器件的示例包括第一和第二半导体芯片，所述第一和第二半导体芯片电气耦合以形成双向开关。第一和第二半导体芯片可以是相同的芯片。第一和第二半导体芯片可以布置在公共载体上，并且可以经由公共载体电气耦合。可替换地，第一和第二半导体芯片可以布置在两个不同的载体上，所述两个不同的载体与彼此物理分离，并且半导体芯片可以通过比如一个或多个键合线或接触接线柱那样的导电元件耦合。半导体芯片可以经由其相应的源极电极或经由其相应的漏极电极电气親合。第一和第二半导体芯片可以例如为Si芯片。[0023]根据依照本公开的半导体器件的示例，第一和第二半导体芯片单片地实现。也就是说，半导体器件包括一个整体半导体衬底，所述半导体衬底包括第一半导体芯片和第二半导体芯片二者。这样的单片衬底可以例如通过从晶片而不是各个芯片分离芯片对来获取。[0024]可替换地，根据本公开的半导体器件的示例包括形成双向开关的单个半导体芯片。单个半导体芯片可以是III-V半导体芯片，例如GaN芯片。[0025]根据依照本公开的半导体器件的示例，（一个或多个半导体芯片可以布置在载体的第一主面上，并且与第一主面相对的载体的第二主面可以从半导体器件的包装体暴露，例如在包装体的主面上。载体的暴露部分可以配置成连接到热沉。电气绝缘层可以布置在载体与热沉之间。绝缘层可以例如包括绝缘箔。[0026]图1A示出双向开关100的电路图。双向开关1〇〇包括第一晶体管结构11〇和第二晶体管结构120,其中第一和第二晶体管结构110、120经由相应的源极接触件1〇4耦合。双向开关100还包括漏极接触件102、栅极接触件106和至少一个感测接触件1〇8,其中感测接触件108耦合到源极接触件104。[0027]漏极接触件102、栅极接触件1〇6和感测接触件108可以耦合到包括双向开关1〇〇的半导体器件的相应外部端子。[0028]图1B示出双向开关100’的电路图。双向开关100’可以等同于双向开关1〇〇,除了以下事实:双向开关100’的第一和第二晶体管结构110’、120’经由相应的漏极接触件102’耦合。源极接触件104’、栅极接触件106’和感测接触件1〇8’可以耦合到包括双向开关1〇〇’的半导体器件的相应外部端子。[0029]在下文中，示出包括双向开关100或双向开关100’的半导体器件的示例。[0030]图2示出适合于根据本公开的半导体器件的半导体封装形式的各种示例。[0031]图2A示出半导体器件200的顶视图，半导体器件200包括包装体210和第一行（夕卜部端子220和与第一行相对的第二行外部端子230。第一行端子220沿包装体210的第一侧面210A布置，并且第二行端子230沿与第一侧面210A相对的包装体210的第二侧面210B布置。[0032]图2A示出第一和第二行端子220、230每一个包括五个端子。然而，半导体器件200可以包括任何合适数目的端子。第一和第二行端子220、230可以包括相同数目的端子。第一行端子220的每一个端子可以准确地与第二行端子230的相应端子相对地布置也就是说，没有横向位移地布置）。[0033]相邻端子之间的间距s可以针对所有相邻端子对是相同的。间距s可以对于两行端子220、230是相同的。间距s可以具有以上进一步描述的数值。[0034]包装体210的长度1和宽度w可以取决于如以上进一步描述的半导体器件2〇〇中所使用的封装类型。宽度w可以大于长度1并且可以取决于封装类型。例如，包装体210的宽度可以是长度的大约两倍。长度1可以取决于端子行220、230中的端子数目。[0035]图2B示出半导体器件200_1的侧视图。半导体器件200_1可以对应于半导体器件200,并且图2B可以是沿图2A的箭头A的侧视图。[0036]半导体器件200j包括SMD类型封装，其中端子220_1和230_1是鸥翼型端子。[0037]图2C示出半导体器件200_2的侧视图。半导体器件200_2可以对应于半导体器件2〇〇,并且图2c可以是沿图2A的箭头A的侧视图。[0038]半导体器件200_2包括THD类型封装，其中端子220_2和230_2向下弯曲并且配置成插入到衬底的通孔中。[0039]图2D示出半导体器件200J3的侧视图。半导体器件200_3可以对应于半导体器件200,并且图2D可以是沿图2A的箭头A的侧视图。[0040]半导体器件200J3包括无引线类型封装，其中端子220_3和230_3不延伸超出封装体210的轮廓（因此，在半导体器件200_3的情况下，端子220_3、230_3在图2A的顶视图中不可见）。[0041]在下文中，为了简要起见，仅示出使用比如图2B的SMD类型封装那样的SMD类型封装的包括双向开关的半导体器件的示例。然而，还可以使用比如图2C和2D中所示的THD类型封装和无引线封装那样的THD类型封装或无引线封装。[0042]图3A示出根据本公开的半导体器件300的示例^半导体器件300可以包括包装体310、第一行端子320、第二行端子330、载体340、第一半导体元件350和第二半导体元件360。第一和第二半导体元件350、360可以是半导体芯片。第一和第二行端子320、330和载体340中的一个或多个可以是引线框架的部分。[0043]第一半导体元件350可以包括第一晶体管结构，例如垂直晶体管结构。第一半导体元件350可以包括布置在第一半导体元件350的上部主面上的第一电极350j和第二电极350_2,以及布置在与上部主面相对的第一半导体元件350的下部主面上的第三电极350_3。第一电极350_1可以是源极电极，第二电极350_2可以是栅极电极，并且第三电极350_3可以是第一晶体管结构的漏极电极。[0044]第一电极350_1可以耦合到第一行端子320中的至少一个第一端子320_1和第二端子320_2。第二电极350_2可以耦合到第一行端子320中的第三端子320_3。例如，第一和第二电极350_1、350_2可以经由键合线耦合到端子320。第三电极350_3电气耦合到载体340。[0045]第二半导体元件360可以包括与第一晶体管结构相同的第二晶体管结构，所述第二晶体管结构具有第一、第二和第三电极360_1、360_2和360_3。第一、第二和第三电极360_1、360_2和360_3以与关于第一半导体元件350所描述的类似的方式耦合到端子330和载体340〇[0046]将第一电极350_l、360j耦合到相应的至少一个第一端子320_1、330_1的至少一个第一键合线可以配置成支持比将第一电极350_l、360j和第二电极350_2、360_2耦合到相应的第二和第三端子320_2、330_2和320_3、330_3的第二和第三键合线更高的电流流动。例如，所述至少一个第一键合线可以具有比第二和第三键合线更大的直径。所述至少一个第一键合线的直径可以例如为大约500M1。[0047]所述至少一个第一端子320_l、330j可以包括若干单端子，每一个例如是三个单端子，每一个如图3A中所示。然而，所述至少一个第一端子320_1、330j还可以每一个包括由一个连续部分形成的端子，如图5中针对端子520_1、530_1所示。[0048]半导体器件300可以形成比如图1B的双向开关100’那样的双向开关。所述至少一个第一端子320j、330_l可以是功率端子例如源极端子），第二端子320_2、330_2可以是感测端子，并且第三端子320_3、330_3可以是半导体器件300的双向开关的栅极端子。[0049]图3B示出根据本公开的半导体器件300’的另外的示例。半导体器件300’等同于半导体器件300，除了以下事实：半导体器件300’的第一和第二半导体元件350’、360’在一个半导体衬底370’中单片地形成。L〇〇5〇』弟一和第二半导体元件35〇’、360，不在半导体衬底370，内部电气耦合到彼此，而是沿线370—1’与彼此绝缘。类似于半导体器件300，第一和第二半导体元件35〇，、36〇’仅经由载体340’通过其相应的漏极电极电气耦合。[0051]半导体元件350’、360’的单片实现可以提供以下优点：相比于在比如在半导体器件300中那样使用两个分立的半导体芯片的情况下，更大的芯片尺寸可以是可能的而不增加封装尺寸。在使用两个分立的半导体芯片的情况下，必须将焊料流出考虑在内并且因而必须以至少最小距离d将两个芯片放置开参见图3A，使得两个焊料沉积每个芯片一个）的焊料流出不混合。最小距离d可以例如在0•的范围中。半导体元件350’、360，的单片实现可以仅要求单个焊料沉积，并且可以允许芯片尺寸中的高达50%的增加，这进而可以使半导体封装的电气性能改进高达50%。[0052]图3C示出沿线A-A’的半导体器件300’的侧视图。半导体元件305’、360’布置在载体340’的第一主面340A’上。载体340’的相对第二主面340B’暴露在包装体310’的上部主面上，并且可以与包装体310’的上部主面共面。绝缘层390’可以布置在载体340’的第二主面340B’上，并且还可以布置在包装体310’的上部主面的部分上或整体上，如图3C中所示。[0053]图4示出根据本公开的半导体器件400的示例。半导体器件400可以形成比如图1的双向开关100的双向开关。半导体器件400的组成可以大部分类似于半导体器件300的组成，并且对应的部分利用具有相同的第二和第三数位的参考标记来标注。[0054]半导体器件400包括布置在第一载体440_1上的第一半导体芯片450和布置在第二载体440_2上的第二半导体芯片460,其中第一和第二载体440_1、440_2与彼此电气物理分离。第一电极450_1和460_1布置在半导体芯片450、460的下部主面上，并且分别电气耦合到第一和第二载体440_1、440_2。[0055]根据示例，第一电极450_1和460J可以是漏极电极，第二电极450_2和460_2可以是栅极电极，并且第三电极450_3和460_3可以是源极电极。[0056]半导体器件400还包括第一端子420j和430_1、第二端子420_2和430_2和第三端子420_3和430_3。第二电极450_2和460_2布置在半导体芯片450、460的上部主面上，并且分别通过第一键合线480_1耦合到第三端子420J3、43〇_3。第三电极450J3、460J3同样布置在半导体芯片450、460的上部主面上，并且通过至少一个第二键合线480_2耦合到彼此和第二端子420_2、430_2。[0057]例如，可以使用两个键合线480_2如图4A中所示），或者三个或四个或任何其它合适数目的第二键合线480_2以提供令人满意质量的电气连接。[0058]根据一个示例，所述至少一个第二键合线480_2可以包括从左边第二端子420_2经由第一半导体芯片450和第二半导体芯片460向右边第二端子430_2延伸的连续线，如图4A和4B中所示。根据另一示例，单独的键合线可以用于将左边第二端子42〇_2连接到第一半导体芯片450，将第一半导体芯片450连接到第二半导体芯片妨0，以及将第二半导体芯片妨0连接到右边第二端子430_2。[0059]第一端子420_1和430—1可以是相应载体440_1和440—2整体的一部分，如图4A中所示。第二端子420_2和43〇一2可以每一个包括从包装体410暴露的一个端子，如图4A中所示，或者可以可替换地包括任何合适数目的端子，例如每一个两个端子例如如图5中关于端子520j、530j所示），使得半导体器件400将具有每一行端子420、430中的四个端子。[0060]图4B示出沿线A-A’的半导体器件400的侧视图。所述至少一个第二键合线480一2可以形成左边第二端子420_2到第一半导体芯片450之间的第一回路、第一半导体芯片450和第二半导体芯片460之间的第二回路，以及第二半导体芯片460和右边第二端子430—2之间的第三回路。[0061]图5示出根据本公开的半导体器件500的示例。半导体器件500可以类似于半导体器件300、300’和400，除了以下事实:半导体器件500仅要求一个半导体芯片550以实现双向开关。半导体器件500可以包括包装体510、第一行端子520、第二行端子530和载体540。半导体芯片550可以是III-V半导体，例如GaN。[0062]半导体芯片550包括耦合到第一端子520_1、530_1和第二端子520_2、530_2的第一电极550_1，以及耦合到第三端子520_3、530_3的第二电极550_2。半导体芯片550还可以包括布置在其下部主面上的第三电极550_3。第三电极550_3可以耦合到载体540。[0063]半导体芯片550还可以包括第四电极550_4,所述第四电极550_4可以布置在与第一和第二电极550_1、550_2相同的半导体芯片550的主面上，并且所述第四电极550_4可以例如通过键合线耦合到载体540。[0064]根据示例，第一电极550_1可以是漏极电极。第三电极550_3可以是源极电极。根据另一示例，第一电极550j可以是源极电极。第三电极550_3可以是漏极电极。根据示例，第二电极550_2可以是栅极电极。[0065]第一端子520_1、530_1可以是半导体器件500的功率端子例如漏极端子或源极端子）。第二端子520_2、530_2可以是半导体器件500的感测端子。第三端子520_3、530_3可以是半导体器件500的栅极端子。[0066]虽然已经关于一个或多个实现方式图示和描述了本公开，但是可以对所说明的示例做出更改和或修改而不脱离于随附权利要求的精神和范围。特别地关于由以上描述的组件或结构执行的各种功能，除非另行指示，否则用于描述这样的组件的术语意图对应于执行所描述的组件的指定功能例如在功能上等效的任何组件或结构，即便该组件或结构在结构上不等同于在本文所图示的本公开的示例性实现方式中的执行该功能的所公开的结构。

权利要求：1.一种形成双向开关100’）的半导体器件300;300’），所述半导体器件包括：载体（340;340，）；布置在载体（340;340’）上的第一半导体芯片（350;350’）和第二半导体芯片（360;360，）；沿载体340;340’）的第一侧面布置的第一行端子320和沿与第一侧面相对的载体的第二侧面布置的第二行端子330;以及包装第一和第二半导体芯片350，360;350’，360’）的包装体310;310’）；其中第一半导体芯片350包括包含第一源极350_1、漏极350_3和栅极350_2电极的第一晶体管结构，并且第二半导体芯片360包括包含第二源极360_1、漏极360_3和栅极360_2电极的第二晶体管结构，并且其中第一和第二晶体管结构通过其相应的第一和第二漏极电极350_3,360_3经由载体340;340’）与彼此耦合；并且其中第一行端子（320包括与第一栅极电极（35〇_2耦合的第一栅极端子（320_3、与第一源极电极35〇_1耦合的第一感测端子320_2，以及与第一源极电极350_1耦合的双向开关1〇〇’）的第一功率端子320_1;并且其中第二行端子（330包括与第二栅极电极C360_2耦合的第二栅极端子（330_3、与第二源极电极36〇_1耦合的第二感测端子330_2，以及与第二源极电极360j耦合的双向开关（100’）的第二功率端子330_1;并且其中载体340;340’）以及第一行端子320和第二行端子330是引线框架的部分。2.权利要求1所述的半导体器件，其中第一和第二半导体芯片（350，360;350’，360’）单片地实现。3.前述权利要求之一所述的半导体器件（3〇0;300’），其中第一和第二半导体芯片350，360;350’，360’）包括相同的半导体芯片。4.前述权利要求之一所述的半导体器件（300’），其中第一和第二半导体芯片（350’；360’）布置在载体（M0’）的第一主面CB40A’）上，并且与第一主面（340A，）相对的载体340’）的第二主面340B’）从包装体310’）暴露。5.前述权利要求之一所述的半导体器件300;300’），其中第一行端子32〇和第二行端子330与载体340;340’）物理分离。6.—种形成双向开关100的半导体器件400，所述半导体器件包括：第一载体440_1和第二载体440_2，其中第一和第二载体是分离的；布置在第一载体440_1上的第一半导体芯片450和布置在第二载体44〇_2上的第二半导体芯片；_包装第一和第二半导体芯片450，460的包装体；以及沿包装体的第一侧面布置的第一行端子42〇和沿与第一侧面相对的包装体的第二侧面布置的第二行端子430;其中第一半导体芯片450包括包含第一源极450—3、漏极450j和栅极450_2电极的第一晶体管结构，并且第二半导体芯片46〇包括包含第二源极46〇_3、漏极460_1和栅极460_2电极的第二晶体管结构，—~并且其中第一和第二晶体管结构通过其相应的第一和第二源极电极450_3,460_3与彼此耦合；并且其中第一行端子420包括与第一栅极电极450_2耦合的第一栅极端子（420_3、与第一源极电极450_3耦合的第一感测端子420_2，以及与第一漏极电极450_1耦合的第一功率端子420j;并且其中第二行端子4加）包括与第二栅极电极460_2耦合的第二栅极端子430_3、与第二源极电极460J3耦合的第二感测端子430_2，以及与第二漏极电极460_1耦合的双向开关100的第二功率端子430_1。7.权利要求6所述的半导体器件400，其中第一行端子420的第一感测端子420_2、第一半导体芯片450的源极电极450_3、第二半导体芯片460的源极电极460_3以及第二行端子430的第二感测端子430_2通过连续键合线480_2电气耦合。8.权利要求6或7中的任一项所述的半导体器件400，其中第一行端子420的第一功率端子420_1是第一载体440_1整体的一部分，并且第二行端子430的第二功率端子430_1是第二载体440_2整体的一部分。9.权利要求6至8中的任一项所述的半导体器件400，其中在每一个半导体芯片450，460处，漏极电极450_1，460_1布置在面向第一载体440_1和第二载体440_2的下部主面上，并且每一个电气耦合到第一载体440_1和第二载体440_2。10.—种形成双向开关100’）的半导体器件500，所述半导体器件包括：载体540;布置在载体540上的半导体元件550;沿载体540的第一侧面布置的第一行端子520和沿与第一侧面相对的载体540的第二侧面布置的第二行端子530;以及包装半导体元件550的包装体510;其中半导体元件550包括包含第一源极550_1和栅极电极550_2的第一晶体管结构，以及包含第二源极550_1和栅极电极550_2的第二晶体管结构，并且第一和第二晶体管结构包括公共的漏极电极550_3;并且其中第一行端子（52〇包括与第一栅极电极（550_2耦合的第一栅极端子（520_3、与第一源极电极550_1耦合的第一感测端子520_2，以及与第一源极电极550_1耦合的双向开关的第一功率端子520_1;并且其中第二行端子（530包括与第二栅极电极（550_2耦合的第二栅极端子（530_3、与第二源极电极550_1耦合的第二感测端子530_2，以及与第二源极电极550j耦合的双向开关的第二功率端子530_1。11.权利要求10所述的半导体器件500，其中半导体元件550包括III-V半导体。12.权利要求11所述的半导体器件500，其中III-V半导体是GaN。13.权利要求10至12中的任一项所述的半导体器件500，其中端子520,530与载体540物理分离。

百度查询： 英飞凌科技奥地利有限公司 包括双向开关的半导体器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD