申请/专利权人：华虹半导体(无锡)有限公司

申请日：2022-08-17

公开（公告）日：2022-11-25

公开（公告）号：CN115394771A

主分类号：H01L27/02

分类号：H01L27/02;H01L29/06;H01L29/08;H01L29/423;H01L29/78;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.12.13#实质审查的生效;2022.11.25#公开

摘要：本发明提供一种GGNMOS结构及其制备方法，其中GGNMOS结构包括：其上形成有外延层的衬底，所述外延层中形成有阱区和多个轻掺杂漏区；堆叠的栅极和栅氧化层；保护层；漏极区域上的多个阻挡结构；多个体区；以及源极区域的轻掺杂漏区中的一重掺杂区和漏极区域的轻掺杂漏区中的多个重掺杂区。本申请通过在漏极区域表面形成的多个阻挡结构，并在所述阻挡结构之间的轻掺杂漏区的底部形成多个体区，降低重掺杂区和轻掺杂漏区与体区的击穿电压，降低GGNMOS结构的触发电压。进一步的，间隔设置的多个阻挡结构自对准工艺可以阻止漏极区域部分重掺杂离子的注入，增加了漏极的导通电阻，提高了ESD阵列的均匀性和鲁棒性。

主权项：1.一种GGNMOS结构，其特征在于，包括：衬底，所述衬底上形成有外延层，所述外延层中形成有阱区、多个浅沟槽隔离结构和多个轻掺杂漏区；堆叠的栅极和栅氧化层，所述栅极和所述栅氧化层位于相邻的两个轻掺杂漏区之间的阱区表面；保护层，所述保护层覆盖所述栅极和所述栅氧化层的侧表面；间隔设置的多个阻挡结构，所述阻挡结构位于漏极区域的所述轻掺杂漏区上；多个体区，所述体区位于所述阻挡结构之间的所述漏极区域的所述轻掺杂漏区的底部；多个重掺杂区，一所述重掺杂区位于所述源极区域的轻掺杂漏区中，剩余所述重掺杂区位于所述漏极区域的轻掺杂漏区中。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 GGNMOS结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD