申请/专利权人：华虹半导体(无锡)有限公司

申请日：2022-10-31

公开（公告）日：2023-01-20

公开（公告）号：CN115632050A

主分类号：H01L27/02

分类号：H01L27/02;H01L29/06;H01L29/423;H01L21/336;H01L29/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.14#实质审查的生效;2023.01.20#公开

摘要：本申请提供一种GGNMOS结构及其制作方法，所述结构包括：形成有P阱和间隔设置于P阱中的两个轻掺杂漏区的P型衬底；源极；n个间隔设置的第一重掺杂区；m个间隔设置的第二重掺杂区；覆盖两个轻掺杂漏区之间的P型衬底以及两个轻掺杂漏区的部分表面的第一栅极结构；以及，位于n个第一重掺杂区之间间隔中的轻掺杂漏区上的第二栅极结构；其中，第一重掺杂区和第一重掺杂区之间间隔中的轻掺杂漏区构成重掺杂和轻掺杂交替的漏极，m为大于或者等于1的整数，n为大于或者等于2的整数，m＜n。通过控制第二栅极结构的特征尺寸，降低GGNMOS结构的触发电压，提高其制作的可控性，提升ESD器件阵列的均匀导通性和鲁棒性。

主权项：1.一种GGNMOS结构，其特征在于，所述GGNMOS结构包括：P型衬底，所述P型衬底中形成有P阱和间隔设置在所述P阱中的第一轻掺杂漏区和第二轻掺杂漏区；源极，所述源极位于所述第一轻掺杂漏区中；n个间隔设置的第一重掺杂区，所述第一重掺杂区间隔设置于所述第二轻掺杂漏区中；m个间隔设置的第三轻掺杂漏区，每个所述第三轻掺杂漏区设置于两个所述第一重掺杂区之间的第二轻掺杂漏区中；m个间隔设置的第二重掺杂区，每个所述第二重掺杂区设置于所述第三轻掺杂漏区中；第一栅极结构，所述第一栅极结构覆盖所述第一轻掺杂漏区和所述第二轻掺杂漏区之间的P型衬底以及所述第一轻掺杂漏区和所述第二轻掺杂漏区的部分表面；以及，第二栅极结构，所述第二栅极结构位于n个所述第一重掺杂区之间间隔中的第二轻掺杂漏区上；其中，m为大于或者等于1的整数，n为大于或者等于2的整数，m＜n。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 GGNMOS结构及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD