申请/专利权人：上海积塔半导体有限公司

申请日：2020-07-14

公开（公告）日：2023-08-22

公开（公告）号：CN113327846B

主分类号：H01L21/265

分类号：H01L21/265;H01L21/336;H01L27/02;H01L29/66

优先权：

专利状态码：有效-授权

法律状态：2023.08.22#授权;2021.09.17#实质审查的生效;2021.08.31#公开

摘要：本发明公开了一种包括高阻电阻和GGNMOSESD的模拟电路及其制作方法。在半导体衬底上形成第一STI、第二STI、第一高压P阱、第二高压P阱；在半导体衬底的表面进行多晶硅沉积以形成多晶硅区域；在半导体衬底上的多晶硅区域打开窗口；进行高阻注入和高能注入，以形成高阻多晶硅、N+多晶硅、第一ESD注入阱和第二ESD注入阱。利用高阻注入和高能注入实现了将两次光罩合并成一次光罩，解决了制作包括高阻电阻和GGNMOSESD的模拟电路工艺复杂的问题，节省了制造成本。

主权项：1.一种包括高阻电阻和GGNMOSESD的模拟电路的制作方法，所述高阻电阻包括第一STI、第一高压P阱、第一P型体区、高阻多晶硅和第二ESD注入阱；所述GGNMOSESD包括若干第二STI、第二高压P阱、第二P型体区、两个N型体区、第一ESD注入阱和N+多晶硅；其特征在于，所述制作方法包括以下步骤：在半导体衬底上形成所述第一STI、所述第二STI、所述第一高压P阱、所述第二高压P阱；在所述半导体衬底的表面进行多晶硅沉积以形成多晶硅区域；在所述半导体衬底上的所述多晶硅区域打开窗口；进行高阻注入和高能注入，以形成所述高阻多晶硅、所述N+多晶硅、所述第一ESD注入阱和第二ESD注入阱，所述第二ESD注入阱位于所述第一高压P阱的上方；所述第一ESD注入阱位于所述第二高压P阱的上方；形成所述第一P型体区、所述第二P型体区、两个所述N型体区；其中，所述进行高阻注入和高能注入的步骤包括：进行高阻注入，以形成所述高阻多晶硅及所述N+多晶硅所在区域内的高阻结构；进行高能注入，以形成所述第一ESD注入阱和所述第二ESD注入阱，或进行高能注入，以形成所述第一ESD注入阱和所述第二ESD注入阱；进行高阻注入，以形成所述高阻多晶硅及所述N+多晶硅所在区域内的高阻结构。

全文数据：

权利要求：

百度查询： 上海积塔半导体有限公司 包括高阻电阻和GGNMOS ESD的模拟电路及其制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD