申请/专利权人：长鑫存储技术有限公司

申请日：2021-07-09

公开（公告）日：2023-01-13

公开（公告）号：CN115605018A

主分类号：H10B12/00

分类号：H10B12/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.07#实质审查的生效;2023.01.13#公开

摘要：本发明提供一种半导体存储器的制作方法及半导体存储器，涉及存储设备技术领域，用于解决存储器良品率低的技术问题。该半导体存储器的制作方法包括：提供基底，基底内设有多个间隔设置的有源区，有源区包括第一接触区和第二接触区；在每个第二接触区上形成凸起；在基底上形成多条间隔设置的位线结构；形成覆盖位线结构和基底的第一隔离层，第一隔离层的每个填充孔暴露一个凸起，且凸起暴露在填充孔内的表面积大于填充孔在基底上的正投影与第二接触区的重合面积；在填充孔内形成导线，导线电连接凸起。通过在基底上形成凸起，且凸起与导线电连接，在增大导线与凸起的接触面积的同时减小填充孔的深度，形成在填充孔内的导线的孔洞或缝隙较少。

主权项：1.一种半导体存储器的制作方法，其特征在于，包括：提供基底，所述基底内设有多个间隔设置的有源区，所述有源区包括第一接触区和位于所述第一接触区外的第二接触区，所述第二接触区暴露于所述基底的表面；在每个所述第二接触区上形成凸起；在所述基底上形成多条间隔设置的位线结构，每条所述位线结构至少电连接一个所述第一接触区；形成覆盖所述位线结构和所述基底的第一隔离层，所述第一隔离层内设有多个填充孔，每个所述填充孔暴露一个所述凸起，且所述凸起暴露在所述填充孔内的表面积大于所述填充孔在所述基底上的正投影与所述第二接触区的重合面积；在所述填充孔内形成导线，所述导线电连接所述凸起。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 半导体存储器的制作方法及半导体存储器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD