申请/专利权人:天津津航计算技术研究所
申请日:2022-11-25
公开(公告)日:2023-04-14
公开(公告)号:CN115966510A
主分类号:H01L21/768
分类号:H01L21/768;H01L23/538
优先权:
专利状态码:在审-实质审查的生效
法律状态:2023.05.02#实质审查的生效;2023.04.14#公开
摘要:本发明涉及一种采用RDL技术降低封装基板层数的集成方法,属于微系统封装集成领域。本发明根据微系统产品内多种芯片间互联关系的关联度,确定以最优信号路径的方式采用RDL层降低基板互联密度的两颗或多颗裸芯片,并对RDL层的走线进行设计开发;将确定采用RDL层加工的芯片放入载体中,采用芯片光刻工艺加工RDL层,将两个芯片间的互联信号用RDL层进行互联,两个或多个芯片需要引出的信号形成RDL层上的Pad点;重新按照做好RDL层的组合芯片进行微系统集成设计,从而降低基板的互联复杂度,可以有效降低基板的层数和密度。
主权项:1.一种采用RDL技术降低封装基板层数的集成方法,其特征在于,该方法包括如下步骤:S11、根据微系统产品内多种芯片间互联关系的关联度,确定采用RDL层降低基板互联密度的两颗或多颗裸芯片,并对RDL层的走线进行设计开发;S12、将确定采用RDL层加工的芯片放入载体中,采用芯片光刻工艺加工RDL层,将两个芯片间的互联信号用RDL层进行互联,两个或多个芯片需要引出的信号形成RDL层上的Pad点;S13、重新按照做好RDL层的组合芯片进行微系统集成设计,从而降低基板的互联复杂度。
全文数据:
权利要求:
百度查询: 天津津航计算技术研究所 一种采用RDL技术降低封装基板层数的集成方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。