申请/专利权人：浙江大学

申请日：2023-01-17

公开（公告）日：2023-05-23

公开（公告）号：CN116153789A

主分类号：H01L21/336

分类号：H01L21/336;H01L29/78;H01L21/265;H01L29/10;H01L21/324

优先权：

专利状态码：有效-授权

法律状态：2023.08.29#授权;2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明涉及一种改善4H‑SiCMOSFET沟道载流子迁移率及栅极漏电的工艺方法，包括：采用N离子注入对MOSFET沟道进行注入；采用H2对SiC外延表面进行刻蚀；采用原子层淀积工艺在SiC外延表面形成Al2O3作为栅极氧化层；对栅极氧化层进行N2后氧化退火工艺。本发明的有益效果是：本发明形成的SiC栅极氧化层界面粗糙度及界面态密度有所改善，同时避免了热氧化工艺引入的界面C团簇的问题，提高了沟道载流子的迁移率；此外，H2对SiC表面进行刻蚀，增强了SiC衬底对原子层淀积工艺中反应前驱物的化学吸附力，从而使得原子层淀积得到的栅极氧化物更加致密，改善了栅极漏电的情况。

主权项：1.一种改善4H-SiCMOSFET沟道载流子迁移率及栅极漏电的工艺方法，其特征在于，包括：S1、提供碳化硅N型衬底，并在所述碳化硅N型衬底上形成碳化硅P型外延；S2、采用多次N离子注入形成MOSFET的源区和漏区；S3、采用多次Al离子注入形成MOSFET的体区；S4、向MOSFET的沟道区域注入N元素，所述沟道区域位于源区和漏区之间；S5、采用H2对所述碳化硅P型外延的表面进行刻蚀；S6、采用原子层沉积工艺在所述碳化硅P型外延远离所述碳化硅N型衬底的一侧形成Al2O3作为栅极氧化层；S7、对所述栅极氧化层进行N2氛围后氧化退火；S8、将低压化学气相沉积原位掺杂P的多晶硅作为栅极，形成在所述栅极氧化层远离所述碳化硅P型外延的一侧上；S9、在源区、漏区以及体区淀积金属形成欧姆接触。

全文数据：

权利要求：

百度查询： 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD