申请/专利权人：台湾积体电路制造股份有限公司

申请日：2021-01-28

公开（公告）日：2024-03-22

公开（公告）号：CN113192888B

主分类号：H01L21/8234

分类号：H01L21/8234;H01L21/8238;H01L27/088;H01L27/092

优先权：["20200129 US 62/967,285","20201130 US 17/107,374"]

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.08.17#实质审查的生效;2021.07.30#公开

摘要：一种半导体结构包括：半导体层的堆叠件，设置在衬底上方；金属栅极堆叠件，具有设置在半导体层的堆叠件上方的顶部部分和与半导体层的堆叠件交错的底部部分；内部间隔件，设置在金属栅极堆叠件的底部部分的侧壁上；气隙，被包围在内部间隔件层中；以及外延源极漏极SD部件，设置在内部间隔件层上方并与金属栅极堆叠件相邻。本申请的实施例还提供了半导体结构的形成方法。

主权项：1.一种形成半导体结构的方法，包括：在从半导体衬底突出的鳍上方形成伪栅极堆叠件，其中，所述鳍包括交替的沟道层和非沟道层的多层堆叠件；在所述多层堆叠件中形成源极漏极凹槽；对每个非沟道层的一部分进行开槽以形成沟槽；在所述沟槽中沉积内部间隔件层，其中，该沉积在所述内部间隔件层中形成气隙，并且其中，所述内部间隔件层的形成在所述气隙与所述沟槽的侧壁之间的部分的厚度朝着所述沟槽的开口增加；在所述源极漏极凹槽中和所述内部间隔件层上方形成外延源极漏极部件；从所述多层堆叠件去除所述非沟道层以形成置于所述内部间隔件层之间的另一开口；以及在所述另一开口中并代替所述伪栅极堆叠件形成金属栅极堆叠件。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 半导体结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD