申请/专利权人：成都高真科技有限公司

申请日：2022-09-23

公开（公告）日：2024-04-02

公开（公告）号：CN117810096A

主分类号：H01L21/60

分类号：H01L21/60

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本发明公开了用于多芯片封装的凸块制备工艺，包括以下步骤：S1、在加工完成的芯片上端面沉积高密度等离子体层，S2、在高密度等离子体层的上端面沉积氮化硅层；S3、在氮化硅层的上端面涂覆抗反射涂层；S4、在抗反射涂层的上端面沉积光刻胶层；S5、采用刻蚀工艺从上到下刻蚀光刻胶层、抗反射涂层、氮化硅层和等离子体层形成洞；S6、挥发去除光刻胶层；S7、采用电镀工艺在洞内填充金属形成金属层；S8、对金属层的上端面进行平坦化处理，S9、在金属层的顶部电镀形成导电端子；S10、刻蚀去除抗反射涂层。本发明解决了现有凸块制备工艺导致电镀凸块时的高低压及宽度的统一性较差的问题，降低了凸块阻力性不良率。

主权项：1.用于多芯片封装的凸块制备工艺，其特征在于，包括以下步骤：S1、在加工完成的芯片上端面沉积高密度等离子体层4，S2、在高密度等离子体层4的上端面沉积氮化硅层5；S3、在氮化硅层5的上端面涂覆抗反射涂层6；S4、在抗反射涂层6的上端面沉积光刻胶层2；S5、采用刻蚀工艺从上到下刻蚀光刻胶层2、抗反射涂层6、氮化硅层5和等离子体层4形成洞；S6、挥发去除光刻胶层2；S7、采用电镀工艺在洞内填充金属形成金属层3；S8、对金属层3的上端面进行平坦化处理，S9、在金属层3的顶部电镀形成导电端子8；S10、刻蚀去除抗反射涂层6。

全文数据：

权利要求：

百度查询： 成都高真科技有限公司 用于多芯片封装的凸块制备工艺

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD