申请/专利权人：复旦大学

申请日：2024-01-23

公开（公告）日：2024-04-09

公开（公告）号：CN117855251A

主分类号：H01L29/06

分类号：H01L29/06;H01L29/16;H01L29/40;H01L29/423;H01L29/78;H01L21/336

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明涉及一种SiC屏蔽栅MOSFET结构及其制造方法，该结构包括衬底，衬底上方设置有漂移区，漂移区上方设置有P阱，P阱与漂移区之间设有沟槽，沟槽的顶部外围设有N+结构，沟槽包括GatePoly，GatePoly下方设置有SGTPoly，衬底用于提供支撑作用；漂移区用于承担耐压；P阱用于形成PN结，起到反向承压作用；N+结构用于形成源极；沟槽用于形成栅极，其中的SGTPoly用于在反向承压时拉平体内电场的分布，以降低漂移区电阻，从而降低芯片的比导通电阻。此外还在沟槽底部和或侧部设置P+保护层，用于降低电场、对沟槽进行保护。与现有技术相比，本发明能够有效降低芯片的比导通电阻，从而降低芯片成本、提高功率器件电流密度。

主权项：1.一种SiC屏蔽栅MOSFET结构，其特征在于，包括衬底，所述衬底上方设置有漂移区，所述漂移区上方设置有P阱，所述P阱与漂移区之间设有沟槽，所述沟槽的顶部外围设有N+结构，所述沟槽包括GatePoly，所述GatePoly下方设置有SGTPoly，所述衬底用于提供支撑作用；所述漂移区用于承担耐压；所述P阱用于形成PN结，起到反向承压作用；所述N+结构用于形成源极；所述沟槽用于形成栅极，其中的SGTPoly用于在反向承压时拉平体内电场的分布，以降低漂移区电阻，从而降低芯片的比导通电阻。

全文数据：

权利要求：

百度查询： 复旦大学 一种SiC屏蔽栅MOSFET结构及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD