申请/专利权人：安徽芯塔电子科技有限公司

申请日：2024-02-19

公开（公告）日：2024-04-09

公开（公告）号：CN117855047A

主分类号：H01L21/336

分类号：H01L21/336;H01L21/04

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本发明公开了一种低套准偏差的碳化硅芯片制造方法，所述制造方法中Pwell（P阱区）与Marker（光刻机标记）共用一层光罩，同层光刻，因此Pwell与Marker之间的套准偏差为0，所述制造方法中N+层、P+层掩膜均采用基于Pwell掩膜的自对准掩膜工艺，因此Marker、Pwell、N+、P+之间的套准偏差为0。所述制造方法中，源极接触区在栅多晶硅上通过隔离介质生长与回刻蚀的方式，实现自对准的源区图形定义，因此源区与栅极的套准偏差为0，所述制造方法中，仅栅多晶硅与Pwell层存在一次光刻套准偏差，显著提高了工艺流程的总体套准精度。本发明摒弃了传统的零层标记光刻的方式，将传统的零层（Marker层）与Pwell层合并，从而有效降低了关键层次之间的套准偏差，并且能够支撑5μm及以下元胞设计的工艺实现。

主权项：1.一种低套准偏差的碳化硅芯片制造方法，其特征是，包括以下步骤：S1.提供一种碳化硅晶圆，并在其表面形成介质掩膜；S2.在所述介质掩膜表面进行Pwell和Marker的光刻胶图形化和介质掩膜图形化；S3.利用图形化的介质掩膜对碳化硅晶圆进行Pwell离子注入掺杂；S4.在前述结构表面进行光刻工艺，打开Marker所在区域，并将Marker图形刻蚀转移至碳化硅晶圆内；S5.在前述介质掩膜上进行侧墙生长与回刻蚀工艺，形成自对准掩膜，后进行N型离子注入掺杂；S6.在前述结构上再一次进行侧墙生长与回刻蚀工艺，形成自对准掩膜，后进行P型离子注入掺杂；S7.去除碳化硅晶圆表面前述的所有介质掩膜，重新生长介质掩膜，并进行图形化，后进行整个有源区的JFET离子注入掺杂；S8.对所述碳化硅晶圆进行高温激活和牺牲氧化工艺；S9.对所述碳化硅晶圆进行栅介质生长工艺；S10.对所述碳化硅晶圆进行栅多晶硅生长和辅助介质生长工艺，并依次进行栅极图形化、辅助介质刻蚀、栅多晶硅刻蚀；S11.对所述结构进行一次或多次隔离介质生长和回刻蚀，形成自对准的源极接触区；S12.在源极接触区制作欧姆接触，并在碳化硅晶圆表面进行金属加厚；S13.在碳化硅晶圆表面进行钝化介质保护和聚酰亚胺保护；S14.对碳化硅晶圆的背面进行减薄和金属化工艺。

全文数据：

权利要求：

百度查询： 安徽芯塔电子科技有限公司 一种低套准偏差的碳化硅芯片制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD