申请/专利权人：长江存储科技有限责任公司

申请日：2021-08-26

公开（公告）日：2024-04-09

公开（公告）号：CN113707664B

主分类号：H10B43/35

分类号：H10B43/35;H10B43/40;H10B43/27

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2021.12.14#实质审查的生效;2021.11.26#公开

摘要：本申请提供三维存储器及制备方法。制备方法包括：在衬底上限定的第一区域内形成外围高压电路，采用第一填充层覆盖第一区域；在衬底除第一区域之外的部分上形成叠层结构，叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留叠层结构位于边界区的一部分以形成隔离结构，边界区与第一区域相邻；去除叠层结构除位于界区之外的部分的栅极牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层。通过上述方法，将外围高压电路与存储阵列形成在同一衬底的同一平面上，并在两者之间设置隔离结构，可相对减小外围芯片的尺寸，提高存储密度和可集成性，并避免存储阵列制备过程中产生或使用到的等离子体等扩散到外围高压电路中。

主权项：1.一种制备三维存储器的方法，其特征在于，所述方法包括：在衬底上限定的第一区域内形成外围高压电路，并采用第一填充层覆盖所述第一区域；在所述衬底的、除所述第一区域之外的部分上形成叠层结构，其中所述叠层结构包括交替叠置的栅极牺牲层和绝缘层；将所述叠层结构分割为第一部分和第二部分，其中所述第一部分位于与所述第一区域相邻的边界区，所述第二部分不同于所述一部分；保留所述第一部分以形成隔离结构，并在所述第二部分中形成包括功能层和沟道层的沟道结构；以及去除所述第二部分的栅极牺牲层以形成牺牲间隙，并在所述牺牲间隙内填充导电材料以形成所述存储器的栅极层。

全文数据：

权利要求：

百度查询： 长江存储科技有限责任公司 三维存储器及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD