申请/专利权人:长江存储科技有限责任公司
申请日:2020-07-07
公开(公告)日:2024-04-09
公开(公告)号:CN112424934B
主分类号:H10B43/27
分类号:H10B43/27;H10B43/30
优先权:["20200527 CN PCT/CN2020/092499","20200527 CN PCT/CN2020/092501","20200527 CN PCT/CN2020/092504","20200527 CN PCT/CN2020/092506","20200527 CN PCT/CN2020/092512","20200527 CN PCT/CN2020/092513"]
专利状态码:有效-授权
法律状态:2024.04.09#授权;2021.03.16#实质审查的生效;2021.02.26#公开
摘要:公开了3D存储器件以及用于形成其的方法的实施例。在一个示例中,3D存储器件包括:衬底;在衬底上的外围电路;在外围电路上方的包括交错的导电层和介电层的存储堆叠层;在存储堆叠层上方的N型掺杂半导体层;各自垂直地延伸穿过存储堆叠层进入N型掺杂半导体层中的多个沟道结构;与多个沟道结构的上端接触的导电层,导电层的至少部分在N型掺杂半导体层上;以及在存储堆叠层上方并且与N型掺杂半导体层接触的源极触点。
主权项:1.一种三维3D存储器件,包括:衬底;在所述衬底上方的外围电路;在所述外围电路上方的包括交错的第一导电层和介电层的存储堆叠层;在所述存储堆叠层上方的N型掺杂半导体层;多个沟道结构,其各自垂直地延伸穿过所述存储堆叠层进入所述N型掺杂半导体层中;与所述多个沟道结构的上端接触的第二导电层,其中,所述第二导电层的至少部分位于所述N型掺杂半导体层的背对所述存储堆叠层的一侧上;以及源极触点,其在所述存储堆叠层上方并且与所述N型掺杂半导体层接触。
全文数据:
权利要求:
百度查询: 长江存储科技有限责任公司 三维存储器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。