申请/专利权人：东芝存储器株式会社

申请日：2019-02-25

公开（公告）日：2020-01-10

公开（公告）号：CN110675908A

主分类号：G11C16/34(20060101)

分类号：G11C16/34(20060101);G11C16/08(20060101);G11C16/24(20060101)

优先权：["20180703 JP 2018-126865"]

专利状态码：有效-授权

法律状态：2023.06.30#授权;2020.02.11#实质审查的生效;2020.01.10#公开

摘要：实施方式提供一种可提升写入性能的半导体存储装置。实施方式的半导体存储装置包含包括多个存储单元的存储单元阵列20、与多个存储单元分别连接的多个位线、与多个存储单元共通连接的字线、及对字线施加编程脉冲从而在多个存储单元中将数据进行编程的控制电路24。控制电路24是使用1次编程脉冲，将第1状态的第1存储单元与较所述第1状态更高的第2状态的第2存储单元进行编程。

主权项：1.一种半导体存储装置，其特征在于具有：多个存储单元，可编程为具有各不相同的阈值电压的多个状态中的任一状态；多个位线，与所述多个存储单元分别连接；字线，与所述多个存储单元共通连接；解码器，对所述字线施加电压；感测放大器，对所述位线施加电压；及控制电路，控制所述解码器与所述感测放大器，对所述多个存储单元进行包含编程操作与验证操作的写入操作；所述控制电路在所述写入操作中，使用1次编程脉冲，将第1状态的第1存储单元与具有高于所述第1状态的阈值电压的第2状态的第2存储单元进行编程；在施加所述1次编程脉冲的第1期间内的第1时刻中，对与所述第1存储单元连接的第1位线施加第1电压，对与所述第2存储单元连接的第2位线施加较所述第1电压低的第2电压；在所述第1期间内且所述第1时刻之后的第2时刻中，对所述第1及第2位线施加所述第2电压。

全文数据：

权利要求：

百度查询： 东芝存储器株式会社 半导体存储装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD