申请/专利权人：上海华力微电子有限公司

申请日：2020-03-10

公开（公告）日：2020-06-23

公开（公告）号：CN111326519A

主分类号：H01L27/11524(20170101)

分类号：H01L27/11524(20170101);H01L27/11521(20170101);H01L27/11517(20170101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2020.07.17#实质审查的生效;2020.06.23#公开

摘要：本发明提供了一种半导体的形成方法，包括：提供一衬底，在所述衬底上形成隧穿氧化层；刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；刻蚀所述浮栅氧化物层露出所述浮栅表面；刻蚀浮栅侧壁使得浮栅的宽度变小；在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；向第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀多晶硅形成控制栅。在本发明提供的半导体形成方法中，通过缩小浮栅的宽度，以改变第一U型槽的深度和宽度的比，从而提高多晶硅填充第二U型槽的效果，进一步提高控制栅刻蚀的工艺窗口。

主权项：1.一种半导体的形成方法，其特征在于，包括：提供一衬底，在所述衬底上形成隧穿氧化层；刻蚀所述隧穿氧化层和所述衬底形成浅沟槽隔离结构；在所述隧穿氧化层和所述浅沟槽隔离结构依次形成多个浮栅，多个所述浮栅之间形成第一U形槽，所述浮栅表面形成有浮栅氧化物层；刻蚀所述浮栅氧化物层露出所述浮栅表面；刻蚀所述浮栅侧壁使得所述浮栅的宽度变小；在刻蚀后的所述浮栅上形成ONO层，所述ONO层形成第二U形槽；向所述第二U形槽内填充多晶硅并覆盖所述ONO层，刻蚀所述多晶硅形成控制栅。

全文数据：

权利要求：

百度查询： 上海华力微电子有限公司 半导体的形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD