申请/专利权人：株式会社东芝;东芝电子元件及存储装置株式会社

申请日：2022-01-24

公开（公告）日：2023-03-17

公开（公告）号：CN115810599A

主分类号：H01L23/488

分类号：H01L23/488;H01L23/498;H01L25/18

优先权：["20210913 JP 2021-148366"]

专利状态码：在审-实质审查的生效

法律状态：2023.04.04#实质审查的生效;2023.03.17#公开

摘要：实施方式提供能够减小寄生电感的半导体装置。在实施方式中，第1型的第1芯片具有：包含第1导电型的氮化物半导体层的第1半导体层、在第1面设置的第1电极焊盘、在第1面设置的第2电极焊盘、在第1面设置的第1栅极焊盘、在第1面设置的第3电极焊盘。与第1型不同的第2型的第2芯片具有：包含第2导电型的沟道的第2半导体层、在第3面的相反侧的第4面设置的第4电极焊盘、在与第1芯片的第1面对置的第3面设置且与第1芯片的第2电极焊盘接合的第5电极焊盘和在第3面设置且与第1芯片的第3电极焊盘接合的第2栅极焊盘。

主权项：1.一种半导体装置，其中，具备：第1型的第1芯片，所述第1芯片具有：第1面、所述第1面的相反侧的第2面、包含第1导电型的氮化物半导体层的第1半导体层、在所述第1面设置的第1电极焊盘、在所述第1面设置的第2电极焊盘、在所述第1面设置的第1栅极焊盘、在所述第1面设置的第3电极焊盘；以及第2芯片，是在所述第1芯片的所述第1面上设置的与所述第1型不同的第2型的第2芯片，所述第2芯片具有：与所述第1芯片的所述第1面对置的第3面、所述第3面的相反侧的第4面、包含第2导电型的沟道的第2半导体层、在所述第4面设置的第4电极焊盘、在所述第3面设置且与所述第1芯片的所述第2电极焊盘接合的第5电极焊盘、在所述第3面设置且与所述第1芯片的所述第3电极焊盘接合的第2栅极焊盘。

全文数据：

权利要求：

百度查询： 株式会社东芝;东芝电子元件及存储装置株式会社 半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD