申请/专利权人:福建省晋华集成电路有限公司
申请日:2021-08-17
公开(公告)日:2023-05-23
公开(公告)号:CN113658918B
主分类号:H10B12/00
分类号:H10B12/00
优先权:
专利状态码:有效-授权
法律状态:2023.05.23#授权;2021.12.03#实质审查的生效;2021.11.16#公开
摘要:本申请提供一种半导体器件的制备方法及半导体器件,该制备方法包括将所述反应腔室加热至第二预设温度,在所述硅晶种层上方形成第一磷掺杂硅层;将所述反应腔室加热至第三预设温度,在所述第一磷掺杂硅层上方形成第二磷掺杂硅层;其中,所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量,所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。位线插塞的半导体层的应力变化和尺寸收缩得到控制,半导体层的平坦度大大提升,这样形成的空洞尺寸较小,且沿靠近基板的方向移动,即使在半导体层平坦化减薄之后,空洞也不会对上面的膜层产生影响。
主权项:1.一种半导体器件的制备方法,其特征在于,包括:步骤S110:提供半导体基板,并在所述基板上表面形成延伸至所述基板内部的接触孔;步骤S120:将所述基板放置于反应腔室内,并将所述反应腔室加热至第一预设温度,形成覆盖所述接触孔内壁和所述基板上表面的硅晶种层;步骤S130:将所述反应腔室加热至第二预设温度,形成覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层;步骤S140:将所述反应腔室加热至第三预设温度,形成覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层;其中,所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量,所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。
全文数据:
权利要求:
百度查询: 福建省晋华集成电路有限公司 半导体器件的制备方法及半导体器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。