申请/专利权人：华东科技股份有限公司

申请日：2022-06-17

公开（公告）日：2023-12-26

公开（公告）号：CN117293106A

主分类号：H01L23/488

分类号：H01L23/488;H01L23/49

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.23#实质审查的生效;2023.12.26#公开

摘要：本发明公开一种增进打线接合承受力的芯片封装的凸块结构，其中该芯片封装的至少一凸块为一具有一定厚度的金属堆叠结构体，且每一该凸块的整体厚度设定为4.5～20微米μm，以此增进每一该凸块的结构强度以承受来自打线接合WireBonding作业或形成一第一焊点时所产生的正压力，使该芯片的至少一内部线路不会因该正压力而受到破坏，而使每一该内部线路能容许通过或安排在该芯片的至少一晶垫DiePad的下方，有效地解决制造端需重新安排芯片的内部线路的设计而导致制造端成本增加的问题，有利于降低制造端的成本。

主权项：1.一种增进打线接合承受力的芯片封装的凸块结构，该芯片封装包含一芯片、至少一介电层及至少一凸块；其中该芯片具有一第一表面及至少一内部线路，该第一表面上设有至少一晶垫及至少一保护层，其中该芯片是由一晶圆上所分割下来形成；其中每一该介电层对应地覆盖设于该芯片的该第一表面上，每一该介电层具有至少一开口且每一该开口与该芯片的每一该晶垫位置对应；其中每一该凸块设于每一该介电层的每一该开口内并向上露出，且每一该凸块为一层状堆叠结构体且电性连接地设于该芯片的每一该晶垫的顶面上；其中当在进行打线接合作业时，通过一焊线以在每一该凸块上形成一第一焊点与一电子元件上形成一第二焊点，以使该芯片封装与该电子元件电性连接在一起；其特征在于：每一该凸块是一由每一该晶垫的顶面上往上依序包括一镍层及一金层所组成且具有一定厚度的金属堆叠结构体，其中每一该凸块的整体厚度设定为4.5～20微米，以此增进每一该凸块的结构强度以承受来自打线接合作业或形成该第一焊点时所产生的正压力，使该芯片的每一该内部线路不会因该正压力而受到破坏，而使每一该内部线路能容许通过或安排在每一该晶垫的下方。

全文数据：

权利要求：

百度查询： 华东科技股份有限公司 增进打线接合承受力的芯片封装的凸块结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD