申请/专利权人：上海华力集成电路制造有限公司

申请日：2021-08-31

公开（公告）日：2024-03-12

公开（公告）号：CN113782441B

主分类号：H01L21/336

分类号：H01L21/336;H01L29/78

优先权：

专利状态码：有效-授权

法律状态：2024.03.12#授权;2021.12.28#实质审查的生效;2021.12.10#公开

摘要：本发明公开了一种FinFET的制造方法，包括：步骤一、对半导体衬底进行图形化刻蚀形成第一鳍体。步骤二、在第一鳍体的间隔区域中填充隔离介质层。步骤三、以隔离介质层为自对准条件对第一鳍体进行刻蚀形成鳍体沟槽。步骤四、在鳍体沟槽中外延第二半导体材料层并形成第二鳍体，第二半导体材料层的载流子迁移率大于半导体衬底的材料的载流子迁移率。步骤五、对隔离介质层进行刻蚀使第二鳍体的顶部部分露出。本发明能提高器件的沟道载流子的迁移率，从而能提高器件的性能。

主权项：1.一种FinFET的制造方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，对所述半导体衬底进行图形化刻蚀形成第一鳍体；步骤一包括如下分步骤：步骤11、在所述半导体衬底表面形成第一硬质掩膜层；步骤12、进行光刻定义加刻蚀对所述第一硬质掩膜层进行图形化；步骤13、以图形化后的所述第一硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成所述第一鳍体；步骤二、在所述第一鳍体的间隔区域中填充隔离介质层；步骤三、以所述隔离介质层为自对准条件对所述第一鳍体进行刻蚀形成鳍体沟槽，所述鳍体沟槽的底部表面高于所述隔离介质层的底部表面；步骤三包括如下分步骤：步骤31、以所述第一硬质掩膜层为自对准条件对所述隔离介质层进行刻蚀使所述隔离介质层的顶部表面位于所述第一鳍体的顶部表面和所述第一硬质掩膜层的顶部表面之间；步骤32、在所述隔离介质层的顶部表面形成第二硬质掩膜层；步骤33、以所述第二硬质掩膜层为掩膜去除所述第一硬质掩膜层并对露出的所述第一鳍体进行刻蚀形成所述鳍体沟槽；步骤四、在所述鳍体沟槽中外延第二半导体材料层并形成第二鳍体，所述第二半导体材料层的载流子迁移率大于所述半导体衬底的材料的载流子迁移率；步骤四包括如下分步骤：步骤41、进行所述第二半导体材料层的外延生长工艺，所述第二半导体材料层会从所述鳍体沟槽底部表面开始向上生长，外延生长完成后所述第二半导体材料层的顶部表面高于所述第二硬质掩膜层的顶部表面且所述第二半导体材料层还会横向延伸到所述第二硬质掩膜层表面上；步骤42、进行化学机械研磨工艺将所述第二半导体材料层的顶部表面和所述第二硬质掩膜层的表面相平；步骤43、去除部分厚度的所述第二硬质掩膜层以将所述第二鳍体的顶角露出；步骤44、对所述第二鳍体的顶角进行圆化，圆化工艺包括：对露出的所述第二鳍体进行氧化形成牺牲氧化层；去除所述牺牲氧化层；步骤45、将剩余的所述第二硬质掩膜层完全去除；步骤五、对所述隔离介质层进行刻蚀使所述第二鳍体的顶部部分露出，所述第二鳍体的顶部部分用于形成FinFET的沟道区从而提高所述FinFET的电学性能。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 FinFET的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD